PATENT ABSTRACTS OF JAPAN

(11)Publication number:

10-247725

(43)Date of publication of application: 14.09,1998

(51)Int.CI.

H01L 27/108 H01L 21/8242 H01L 21/8234 H01L 27/088 H01L 27/115 H01L 27/10 H01L 27/10 H01L 21/8247 H01L 29/788

H01L 29/792

(21)Application number: 09-050312

(71)Applicant: MITSUBISHI ELECTRIC CORP

(22)Date of filing:

05.03.1997

(72)Inventor: UENO SHUICHI


OKUMURA YOSHIKI MAEDA SHIGENOBU MAEKAWA SHIGETO

(54) SEMICONDUCTOR DEVICE AND ITS MANUFACTURING METHOD

(57)Abstract:

PROBLEM TO BE SOLVED: To lift the trade off relation between threshold and diffusive leakage by a method wherein at least one out of the control electrodes facing respective doped channel layers of the first to third kinds of transistors is formed of a second conductivity type impurity layer having the concentration distribution in the internal depth direction.

SOLUTION: Within the gate electrodes 4A-4C of N channel type MOS transistors T41-T43, the impurity concentrations are respectively differentiated from one another by changing the impurity dosages so as to lower the impurity concentration in the ascending order of the threshold. That is, the impurity concentration of the transistor T41 in the sense amplifier is made to have the highest value, and the concentration is lowered in the order from the transistor T42 in the peripheral circuit part to the transistor T43 in the memory cell array part. In such a constitution, the trade off relation between the threshold and the diffusive leakage layer is lifted by



setting up the impurity concentrations in the doped channel layers so as to minimize the diffusion layer leakage thereby enabling the restriction on the circuit design to be broken off.

LEGAL STATUS

[Date of request for examination]

18.12.2003

[Date of sending the examiner's decision of rejection]

(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平10-247725

(43)公開日 平成10年(1998) 9月14日


(51) Int.Cl.6		識別記号		FΙ						
HO1L	27/108			H 0	1 L 2	27/10		6 8	1 F	
2	21/8242					,		4 6		
2	21/8234							4 8	_	
2	27/088	•			2	7/08		10:		
2	27/115					7/10		43		
			審查請求	未請求			OL			最終頁に続
(21)出願番号		特顧平9 -50312	· · · · · · · · · · · · · · · · · · ·	(71)	出願人	000006	013			
						三菱電	機株式	会社		
22)出願日		平成9年(1997)3月5日		ļ		東京都	千代田	玄丸の内	有二丁目	32番3号
				(72)	発明者					
						東京都	千代田(玄丸の内	7二丁目	12番3号
				ļ		菱電機				
				(72) §	発明者	奥村	喜紀			
						東京都	千代田は	玄丸の内	二丁目	12番3号
						菱電機	株式会社	上内		
				(72) §	発明者	前田	茂伸			
						東京都	千代田臣	玄丸の内	二丁目	2番3号
			400			菱電機				
				(74) f	人野犬	弁理士	吉田	茂明	G 1 2	(名)
		·								最終頁に続

(54)【発明の名称】 半導体装置およびその製造方法

(57)【要約】

【課題】 しきい値と拡散層リークとのトレードオフ関係を解消するとともに、ゲート酸化膜の形成を複数回に分けて行う必要のない半導体装置および製造方法を提供する。

【解決手段】 Nチャネル型MOSトランジスタT41~T43のゲート電極4A~4Cにおいては、不純物ドーズ量がそれぞれ異なっているので、不純物濃度もそれぞれ異なり、しきい値が高い事を期待される順に、ゲート電極中の不純物濃度は低く構成されている。



【特許請求の範囲】

【請求項1】 同一の半導体基板上に複数の部分を備えた半導体装置であって、

前記複数の部分は、第1~第3の種類のトランジスタの うち少なくとも1つを有し、

前記第1の種類のトランジスタは、

前記半導体基板の表面内に形成された第1導電型の第1 の半導体層と、

前記第1の半導体層内に選択的に形成された第1導電型 の第1のチャネルドープ層と、

前記第1の半導体層の上部の、前記第1のチャネルドープ層に相対する位置に形成された第1の制御電極とを備え、

前記第2の種類のトランジスタは、

前記半導体基板の表面内に形成された第1導電型の第2 の半導体層と、

前記第2の半導体層内に選択的に形成された第1導電型の第2のチャネルドープ層と、

前記第2の半導体層の上部の、前記第2のチャネルドープ層に相対する位置に形成された第2の制御電極とを備 20 え、

前記第3の種類のトランジスタは、

前記半導体基板の表面内に形成された第1導電型の第3 の半導体層と、

前記第3の半導体層内に選択的に形成された第1導電型の第3のチャネルドープ層と、

前記第3の半導体層の上部の、前記第3のチャネルドープ層に相対する位置に形成された第3の制御電極とを備え、

前記第1〜第3の側御電極のうち少なくとも1つは、その内部に、深さ方向に濃度分布を有する第2導電型の不 純物層を備えることを特徴とする半導体装置。

【請求項2】 前記第1の種類のトランジスタは、

前記第1の半導体層内に選択的に独立して形成された1 対の第2導電型の第1の半導体領域と、

前記1対の第1の半導体領域の間の前記第1の半導体層の上部に形成された第1のゲート酸化膜とを備え、

前記第1の制御電極は、前記第1のゲート酸化膜上に形成され、

前記第1のチャネルドープ層は、前記第1の半導体層内 40 の前記1対の第1の半導体領域の間に形成され、

前記第2の種類のトランジスタは、

前記第2の半導体層内に選択的に独立して形成された1 対の第2導電型の第2の半導体領域と、

前記1対の第2の半導体領域の間の前記第2の半導体層の上部に形成された第2のゲート酸化膜とを備え、

前記第2の制御電極は、前記第2のゲート酸化膜上に形成され、

前記第2のチャネルドープ層は、前記第2の半導体層内 の前記1対の第2の半導体領域の間に形成され、 前記第3の種類のトランジスタは、

前記第3の半導体層内に選択的に独立して形成された1 対の第2導電型の第3の半導体領域と、

前記1対の第3の半導体領域の間の前記第3の半導体層の上部に形成された第3のゲート酸化膜とを備え、

前記第3の制御電極は、前記第3のゲート酸化膜上に形成され、

前記第3のチャネルドープ層は、前記3の半導体層内の 前記1対の第3の半導体領域の間に形成され、

10 前記第1~第3の制御電極は、それぞれ不純物濃度の異なる第1~第3の不純物層を備え、

前記第1~第3のゲート酸化膜は同じ厚さを有し、

前記第1~第3のチャネルドープ層は同じ不純物濃度を 有する請求項1記載の半導体装置。

【請求項3】 前記第1の種類のトランジスタは、

前記第1の半導体層内に選択的に独立して形成された1 対の第2導電型の第1の半導体領域と、

前記 1 対の第 1 の半導体領域の間の前記第 1 の半導体層の上部に形成された第 1 のゲート酸化膜とを備え、

20 前記第1の制御電極は、前記第1のゲート酸化膜上に形成され、

前記第1のチャネルドープ層は、前記第1の半導体層内 の前記1対の第1の半導体領域の間に形成され、

前記第2の種類のトランジスタは、

前記第2の半導体層内に選択的に独立して形成された1 対の第2導電型の第2の半導体領域と、

前記 1 対の第2の半導体領域の間の前記第2の半導体層の上部に形成された第2のゲート酸化膜とを備え、

前記第2の制御電極は、前記第2のゲート酸化膜上に形成され、

前記第2のチャネルドープ層は、前記第2の半導体層内 の前記1対の第2の半導体領域の間に形成され、

前記第3の種類のトランジスタは、

前記第3の半導体層内に選択的に独立して形成された1 対の第2導電型の第3の半導体領域と、

前記1対の第3の半導体領域の間の前記第3の半導体層の上部に形成された第3のゲート酸化膜と、

前記第3のゲート酸化膜上に形成されたフローティング ゲート電極と、

10 前記フローティングゲート上に形成された層間絶縁膜とを備え、

前記第3の制御電極は、前記層間絶縁膜上に形成され、前記第3のチャネルドープ層は、前記3の半導体層内の前記1対の第3の半導体領域の間に形成され、

前記第1~第3の制御電極は、それぞれ不純物濃度の異なる第1~第3の不純物層を備え、

前記第1および第2のゲート酸化膜は同じ第1の厚さを 有し、前記第3のゲート酸化膜は前記第1の厚さよりも 薄い第2の厚さを有し、

50 前記第1~第3のチャネルドープ層は同じ不純物濃度を

30

有する請求項1記載の半導体装置。

【請求項4】 前記第1の種類のトランジスタは、前記第1の半導体層内に選択的に独立して形成された1対の第2導電型の第1の半導体領域と、

前記 I 対の第 I の半導体領域の間の前記第 1 の半導体層の上部に形成された第 1 のゲート酸化膜とを備え、

前記第1の制御電極は、前記第1のゲート酸化膜上に形成され、

前記第1のチャネルドープ層は、前記第1の半導体層内 の前記1対の第1の半導体領域の間に形成され。

前記第2の種類のトランジスタは、

前記第2の半導体層内に選択的に独立して形成された1 対の第2導電型の第2の半導体領域と、

前記1対の第2の半導体領域の間の前記第2の半導体層 の上部に形成された第2のゲート酸化膜とを備え、

前記第2の制御電極は、前記第2のゲート酸化膜上に形成され、

前記第2のチャネルドープ層は、前記第2の半導体層内 の前記1対の第2の半導体領域の間に形成され、

前記第3の種類のトランジスタは、

前記第3の半導体層内に選択的に独立して形成された1 対の第2導電型の第3の半導体領域と、

前記1対の第3の半導体領域の間の前記第3の半導体層の上部に形成された第3のゲート酸化膜とを備え、

前記第3の制御電極は、前記第3のゲート酸化膜上に形成され、

前記第3のチャネルドープ層は、前記3の半導体層内の 前記1対の第3の半導体領域の間に形成され、

前記第1および第2の制御電極は、不純物濃度が同じ第 1および第2の不純物層を備え、

前記第3の制御電極は、第1および第2の不純物層より 低い濃度の第3の不純物層を備え、

前記第1~第3のゲート酸化膜は同じ厚さを有し、

前記第1および第3のチャネルドープ層は同じ不純物濃 度を有する請求項1記載の半導体装置。

【請求項5】 前記第1の種類のトランジスタは、

前記第1の半導体層内に選択的に独立して形成された1 対の第2導電型の第1の半導体領域と、

前記1対の第1の半導体領域の間の前記第1の半導体層の上部に形成された第1のゲート酸化膜とを備え、

前記第1の制御電極は、前記第1のゲート酸化膜上に形成され、

前記第1のチャネルドープ層は、前記第1の半導体層内 の前記1対の第1の半導体領域の間に形成され、

前記第2の種類のトランジスタは、

前記第2の半導体層内に選択的に独立して形成された1 対の第2導電型の第2の半導体領域と、

前記1対の第2の半導体領域の間の前記第2の半導体層の上部に形成された第2のゲート酸化膜とを備え、

前記第2の制御電極は、前記第2のゲート酸化膜上に形 50 第2の導電層を形成する工程と、

成され、

前記第2のチャネルドープ層は、前記第2の半導体層内 の前記1対の第2の半導体領域の間に形成され、

前記第3の種類のトランジスタは、

前記第3の半導体層内に選択的に独立して形成された1 対の第2導電型の第3の半導体領域と、

前記1対の第3の半導体領域の間の前記第3の半導体層の上部に形成された第3のゲート酸化膜と、

前記第3のゲート酸化膜上に形成されたフローティング 10 ゲート電極と、

前記フローティングゲート上に形成された層間絶縁膜と を備え、

前記第3の制御電極は、前記層間絶縁膜上に形成され、 前記第3のチャネルドープ層は、前記3の半導体層内の 前記1対の第3の半導体領域の間に形成され、

前記第1および第3の制御電極は、不純物濃度が同じ第 1および第3の不純物層を備え、

前記第2の制御電極は、第1および第3の不純物層より 低い濃度の第2の不純物層を備え、

20 前記第1および第2のゲート酸化膜は同じ第1の厚さを 有し、前記第3のゲート酸化膜は前記第1の厚さよりも 厚い第2の厚さを有し、

前記第1~第3のチャネルドープ層は同じ不純物濃度を 有する請求項1記載の半導体装置。

【請求項6】 同一の半導体基板上に複数の部分を備

前記複数の部分は、第1~第3の種類のトランジスタの うち少なくとも1つを有した半導体装置の製造方法であって、

30 (a) 前記半導体基板の表面内の前記第1~第3の種類の トランジスタが形成される位置に、それぞれ第1導電型 の第1~第3の半導体層を形成する工程と、

(b)前記第1~第3の半導体層内に、それぞれイオン注入により第1導電型の第1~第3のチャネルドープ層を選択的に形成する工程と、

(c)前記第1~第3の半導体層の上部の、前記第1~第3のチャネルドープ層に相対する位置に、それぞれ第1~第3の制御電極を形成する工程とを備え、

前記第1~第3の制御電極を形成する工程は、

40 前記第1~第3の制御電極のうち少なくとも1つに、その内部に、深さ方向に濃度分布を有する第1導電型の不純物層を形成する工程を含むことを特徴とする半導体装置の製造方法。

【請求項7】 前記工程(c)は、

前記第1~第3の半導体層の上部に酸化膜を形成する工程と、

前記酸化膜上に第1の導電層を形成する工程と、

前記第1の導電層にドーズ量n1で第2導電型の不純物を注入して、その内部に、深さ方向に不純物が分布した第2の導電層を形成する工程と

-3-

前記第3の回路が形成される位置の前記第2の導電層上 をマスクし、残る前記第2の導電層にドーズ量 n 2 で第 2 導電型の不純物を注入して、その内部に、深さ方向に 不純物が分布した第3の導電層を形成する工程と、

前記第2および第3の種類のトランジスタが形成される 位置の前記第3および第2の導電層上をマスクし、残る 前記第3の導電層にドーズ量n3で第2導電型の不純物 を注入して、その内部に、深さ方向に不純物が分布した 第4の導電層を形成する工程と、

前記第2~第4の導電層、および前記酸化膜をパターニ 10 ングにより選択的に除去することで、

前記第1の半導体層上に、第1のゲート酸化膜および第 1の制御電極を、

前記第2の半導体層上に、第2のゲート酸化膜および第 2の制御電極を、

前記第3の半導体層上に、第3のゲート酸化膜および第 3の制御電極を形成する工程とを備える請求項6記載の 半導体装置の製造方法。

【請求項8】 前記工程(c)は、

前記第1~第3の半導体層の上部に酸化膜を形成する工 20 程と、

前記酸化膜上に第1の導電層を形成する工程と、

前記1の導電層、および前記酸化膜をパターニングによ り選択的に除去する工程と、

パターニングされた前記第1の導電層に、選択的にドー ズ量 n 1 で第 2 導電型の不純物を注入して、その内部 に、深さ方向に不純物が分布した第2の導電層を形成す る工程と、

前記第3の種類のトランジスタが形成される位置の前記 第2の導電層上をマスクし、残る前記第2の導電層にド ーズ量n2で第2導電型の不純物を注入して、その内部 に、深さ方向に不純物が分布した第3の導電層を形成す る工程と、

前記第2および第3の種類のトランジスタが形成される 位置の前記第3および第2の導電層上をマスクし、残る 前記第3の導電層にドーズ量n3で第2導電型の不純物 を注入して、その内部に、深さ方向に不純物が分布した 第4の導電層を形成する工程と、を備える請求項6記載 の半導体装置の製造方法。

【請求項9】 前記工程(c)は、

前記第1~第3の半導体層の上部に第1の厚さを有した 第1の酸化膜を形成する工程と、

前記第3の半導体層上の前記第1の酸化膜上に第2導電 型の不純物を均一に有した第1の導電層を選択的に形成 する工程と、

前記第1の導電層上に選択的に絶縁膜を形成するととも に、前記第1および第2の回路が形成される位置の前記 第1の酸化膜を除去する工程と、

前記第1および第2の半導体層の上部に前記第1の厚さ

工程と、

前記第2の酸化膜上および前記絶縁膜上に第2の導電層 を形成する工程と、

前記第2の導電層にドーズ量nlで第2導電型の不純物 を注入して、その内部に、深さ方向に不純物が分布した 第3の導電層を形成する工程と、

前記第1の種類のトランジスタが形成される位置の前記 第3の導電層上をマスクし、残る前記第3の導電層にド 一ズ量n2で第2導電型の不純物を注入して、その内部 に、深さ方向に不純物が分布した第4の導電層を形成す る工程と、

前記第1および第3の種類のトランジスタが形成される 位置の前記第3および第4の導電層上をマスクし、残る 前記第4の導電層にドーズ量n3で第2導電型の不純物 を注入して、その内部に、深さ方向に不純物が分布した 第5の導電層を形成する工程と、

前記第3~第5の導電層、前記第1および第2の酸化 膜、前記絶縁膜をパターニングにより選択的に除去し

前記第1の半導体層上に、第1のゲート酸化膜および第 1の制御電極を、

前記第2の半導体層上に、第2のゲート酸化膜および第 2の制御電極を、

前記第3の半導体層上に、第3のゲート酸化膜、フロー ティングゲート電極、層間絶縁膜、第3の制御電極を形 成する工程とを備える請求項6記載の半導体装置の製造 方法。

【請求項10】 前記工程(b)は、

前記第1および第3のチャネルドープ層を、同じ不純物 濃度となるように形成する工程を含み、

前記工程(c)は、

前記第1~第3の半導体層の上部に酸化膜を形成する工

前記酸化膜上に第1の導電層を形成する工程と、

前記第1の導電層にドーズ量n1で第2導電型の不純物 を注入して、その内部に、深さ方向に不純物が分布した 第2の導電層を形成する工程と、

前記第3の種類のトランジスタが形成される位置の前記 第2の導電層上をマスクし、残る前記第2の導電層にド 40 一ズ量 n 2 で第 2 導電型の不純物を注入して、その内部 に、深さ方向に不純物が分布した第3の導電層を形成す る工程と、

前記第2および第3の導電層、および前記酸化膜をパタ ーニングにより選択的に除去して、

前記第1の半導体層上に、第1のゲート酸化膜および第 1の制御電極を、

前記第2の半導体層上に、第2のゲート酸化膜および第 2の制御電極を、

前記第3の半導体層上に、第3のゲート酸化膜および第 よりも薄い第2の厚さを有した第2の酸化膜を形成する。50~3の制御電極を形成する工程とを備える讃求項6記載の 半導体装置の製造方法。

【請求項11】 前記工程(c)は、

前記第1~第3の半導体層の上部に第1の厚さを有した 第1の酸化膜を形成する工程と、

前記第3の半導体層上の前記第1の酸化膜上に第2導電 型の不純物を均一に有した第1の導電層を選択的に形成 する工程と、

前記第1の導電層上に選択的に絶縁膜を形成するととも に、前記第1および第2の回路が形成される位置の前記 第1の酸化膜を除去する工程と、

前記第1および第2の半導体層の上部に前記第1の厚さ よりも薄い第2の厚さを有した第2の酸化膜を形成する 工程と、

前記第2の酸化膜上および前記絶縁膜上に第2の導電層 を形成する工程と、

前記第2の導電層にドーズ量 n 1 で第2 導電型の不純物 を注入して、その内部に、深さ方向に不純物が分布した 第3の導電層を形成する工程と、

前記第2の種類のトランジスタが形成される位置の前記 第3の導電層上をマスクし、残る前記第3の導電層にド ーズ量n2で第2導電型の不純物を注入して、その内部 に、深さ方向に不純物が分布した第4の導電層を形成す る工程と、

前記第1、第3および第4の導電層、前記第1および第 2の酸化膜、前記絶縁膜をパターニングにより選択的に 除去して、

前記第1の半導体層上に、第1のゲート酸化膜および第 1の制御電極を、

前記第2の半導体層上に、第2のゲート酸化膜および第 2の制御電極を、

前記第3の半導体層上に、第3のゲート酸化膜、フロー ティングゲート電極、層間絶縁膜、第3の制御電極を形 成する工程とを備える請求項6記載の半導体装置の製造 方法。

【請求項12】 同一の半導体基板上に、第1および第 2の種類のトランジスタを有した半導体装置の製造方法 であって、

- (a)前記半導体基板の主面上に選択的にフィールド酸化 膜を形成し、前記第1および第2の種類のトランジスタ が形成される第1および第2の領域を規定する工程と、
- (b)前記第1および第2の領域上から前記フィールド酸 化膜上にかけて酸化膜を形成する工程と、
- (c)前記酸化膜上に制御電極となる導電層を形成する工 程と、
- (d)前記第1および第2の領域のうち、少なくとも一方 の領域上の前記導電層にソース・ドレイン層と同じ導電 型の不純物を導入する工程とを備える半導体装置の製造 方法。

【請求項13】 前記工程(d)は、

の領域上の前記導電層上に、選択的にレジストを形成 し、該レジストの周辺にイオン注入により前記不純物を 注入する工程と、

前記注入された前記不純物を、熱拡散によって拡散させ ることで、前記第1および第2の領域のうち、少なくと も前記第1の領域上の前記導電層内に、前記不純物を導 入する工程とを含む請求項12記載の半導体装置の製造 方法。

【請求項14】 前記工程(d)は、

前記第1および第2の領域のうち、少なくとも前記第1 10 の領域上の前記導電層の端縁部上から、前記フィールド 酸化膜上にかけて選択的にレジストを形成し、該レジス トで覆われない前記導電層に、イオン注入により前記不 純物を注入する工程と、

前記注入された前記不純物を、熱拡散によって拡散させ ることで、前記第1および第2の領域のうち、少なくと も前記第1の領域上の前記導電層内に、平面方向中央部 では濃度が高く、端縁部に近づくにつれて濃度が低くな るように前記不純物を導入する工程とを含む、請求項1 2記載の半導体装置の製造方法。

【請求項15】 前記工程(c)は、(c-1)前記不純物 を均一に含んだ第1の導電層と、前記不純物を含まない 第2の導電層とを積層することで、前記導電層を形成す る工程を含み、

前記工程(d)は、

少なくとも前記第1の領域上の前記第1および第2の導 電層において、前記第1の導電層から前記第2の導電層 に前記不純物を自然拡散させることで、前記不純物を分 布させる工程を含む、請求項12記載の半導体装置の製 造方法。

【請求項16】 前記工程(c-1)は、前記第1の導電 層と前記第2の導電層との間に、前記不純物の拡散量を 抑制する拡散抑制膜を形成する工程を含む、請求項15 記載の半導体装置の製造方法。

【発明の詳細な説明】

[0001]

30

【発明の属する技術分野】本発明は半導体装置およびそ の製造方法に関し、特に1つのチップ内に複数種類のト ランジスタを作り込む半導体装置およびその製造方法に 40 関するものである。

[0002]

【従来の技術】1つのチップ内に複数種類のトランジス タ(例えば要求スペックの異なる)を作り込んだ半導体 装置として、以下に 4 つの従来例を挙げて説明する。

【0003】<第1の従来例>

<DRAMの全体構成>まず、第1の従来例として、複 数種類のトランジスタを作り込んだDRAM600の構 成および製造方法について説明する。図66にDRAM 600の構成(セル配置)を示す。

前記第1および第2の領域のうち、少なくとも前記第1 50 【0004】 DRAM600は、データを蓄積するメモ

リセルアレイ部601だけでなく、周辺回路部(アドレ スバッファ602、Xデコーダ603、Yデコーダ60 4)、ロウ/カラムクロック部605、1/0パス部6 06、リフレッシュ部607)やセンスアンプ部608 なども備えている。

【0005】いずれの部位もトランジスタにより構成さ れているが、それぞれの部位により要求される特性が異 なる。例えばメモリセルアレイ部601では、漏れ電流 によるデータの消失を防ぐため低リーク電流であること が求められる。また、周辺回路部では高速動作を行うた め電流量が多いことが求められている。さらに、センス アンプ部608はハイレベルとローレベルを区別するた め、例えばハイレベルの半分の電圧で動作させなければ ならない。このため、センスアンプ部608に用いられ るトランジスタには低電圧での動作が要求される。つま り、1チップのDRAM内で特性の異なる数種類のトラ ンジスタが必要となるのである。

【0006】例えばしきい値を比較すると、メモリセル アレイ部のトランジスタは 1 V程度、周辺回路部のトラ ンジスタは 0.8 V程度で、センスアンプ部のトランジ 20 スタは0.4 Vにまで抑える必要が生じる。

【0007】<各トランジスタの構成>これらの特性が 異なるトランジスタを1チップ内に作るため、従来はチ ャネルドープ層の不純物プロファイルをトランジスタに 合わせて変えることで対応していた。以下、チャネルド ープの不純物濃度をトランジスタにより変化させた例に ついて説明する。

【0008】図67は従来の製造方法により製造したD RAMの構成例(部分図)であり、センスアンプ部、周 辺回路部、メモリセルアレイ部に用いられるNチャネル 型MOSトランジスタT1~T3の断面をそれぞれ示し ている。

【0009】図67において、Nチャネル型MOSトラ ンジスタT1~T3は同一の半導体基板1 (P型)上に 形成されたP型のウエル層101内に形成されている。 ウエル層101はウエル層101内に形成されたチャネ ルカット層102と、LOCOS層2とで素子間分離さ れ、Nチャネル型MOSトランジスタT1~T3は、そ れぞれ素子間分離された領域に形成されている。

【0010】センスアンプ部のNチャネル型MOSトラ 40 スタT1~T3の構成諸元を示す。 ンジスタTIは、ウエル層IOI内に独立して平行に形 成された1対のソース・ドレイン層106と、当該ソー

ス・ドレイン層 LO6の向かい合う端縁部に接して形成 された1対の低ドープドレイン層(以後、LDD層と呼 称)107とを備えている。

10

【0011】そして、LDD層107の上部にはゲート 酸化膜3が形成され、当該ゲート酸化膜3の上部にはゲ ート電極4が形成されている。また、ゲート酸化膜3お よびゲート電極4の側面にはサイドウォール酸化膜5が 形成されている。また、ゲート電極4の下層のウエル層 101内には、チャネルドープ層103が形成されてい る。

【0012】周辺回路部のNチャネル型MOSトランジ スタT2は、ウエル層IOI内に独立して平行に形成さ れた1対のソース・ドレイン層106と、当該ソース・ ドレイン層106の向かい合う端縁部に接して形成され た1対のLDD層107とを備えている。

【0013】そして、LDD層107の上部にはゲート 酸化膜3が形成され、当該ゲート酸化膜3の上部にはゲ ート電極4が形成されている。また、ゲート酸化膜3お よびゲート電極4の側面にはサイドウォール酸化膜5が 形成されている。また、ゲート電極4の下層のウエル層 101内には、チャネルドープ層104が形成されてい る。

【0014】メモリセルアレイ部のNチャネル型MOS トランジスタT3は、ウエル層101内に独立して平行 に形成された一対のソース・ドレイン層106と、当該 ソース・ドレイン層106の向かい合う端縁部に接して 形成された一対のLDD層107とを備えている。

【0015】そして、ソース・ドレイン層106および LDD層107の上部にはゲート酸化膜3が形成され、 当該ゲート酸化膜3の上部にはゲート電極4が形成され ている。また、ゲート酸化膜3およびゲート電極4の側 面にはサイドウォール酸化膜5が形成されている。ま た、ゲート電極4の下層のウエル層101内には、チャ ネルドープ層105が形成されている。なお、メモリセ ルアレイ部はゲードアレイ構造となっており、隣合うゲ ートどうしが1のソース・ドレイン層106を共有する 構造となっており、その構造が連続して配設された構成 となっている。

【0016】なお、表1にNチャネル型MOSトランジ

[0017]

【表1】

•	11		12
	センスアンプ部(T1)	周辺回路部 (T2)	メモリセルアレイ部(T3)
フィールド酸化膜厚	4000 Å	4000 Å	4000 Å
ゲート酸化膜厚	100 Å	100 Å	100 Å
ゲート電極膜厚	2000 Å	2000 Å	2000 Å
ゲート不純物濃度	$5 \times 10^{20} / \text{cm}^3$	$5 \times 10^{20} / cm^3$	5×10 ²⁰ /cm ³
サイドウォール	1000 Å	1000 Å	1000 Å
ウエル	B 700keV $1 \times 10^{13} / \text{cm}^2$	B 700keV 1×10 ¹³ /cm ²	B 700keV 1×10 ¹³ /cm ²
チャネルカット	B 130keV $5 \times 10^{12} / \text{cm}^2$	B 130keV $5 \times 10^{12} / cm^2$	B 130keV 5×10 ¹² /cm ²
チャネルドーブ	B 50keV $1\times10^{12}/\text{cm}^2$	B 50keV $3\times10^{12}/cm^2$	B 50keV $5\times10^{12}/cm^2$
LDD	As $30 \text{keV} 1 \times 10^{13} / \text{cm}^2$	As $30 \text{keV} 1 \times 10^{13} / \text{cm}^2$	As $30 \text{keV} 1 \times 10^{13} / \text{cm}^2$
ソース/ドレイン	As 50keV $5 \times 10^{15} / \text{cm}^2$	As 50keV $5 \times 10^{15} / \text{cm}^2$	As 50keV 5×10 ¹⁵ /cm ²
無処理		950'C 50=:=	

【0018】表1において、Nチャネル型MOSトラン ジスタT1~T3のそれぞれのチャネルドープ層形成時 の不純物ドーズ量は、1×10¹²/c m²、3×10¹² / c m²、5×10¹²/ c m²となっている。なお、注入 不純物は何れもボロン(B)であり、注入エネルギーは 何れも50keVである。

【0019】また、図67で示したセンスアンプ部、周 辺回路部、およびメモリセルアレイ部のNチャネル型M OSトランジスタT1~T3における、A-A'線、B -B'線、およびC-C'線による断面部分の不純物プ ロファイルを図68に示す。

【0020】図68において、横軸に断面方向の位置 (深さ)を、縦軸に不純物濃度を示す。なお、横軸は図 に向かって左側から順に、ゲート電極(ポリシリコン 層)、ゲート酸化膜(SiOz層)、ウエル層(バルク シリコン層)となっている。

すように、何れのトランジスタにおいても同じ量で均一 になるように形成されているので、A-A'線、B-B'線、およびC-C'線は重なり合う直線で示される が、ウエル層においては、先に説明したように、しきい 値の要求が低いトランジスタ (T1<T2<T3の順) ほどチャネルドーズ量は少なく、酸化膜ーバルク界面で の不純物濃度が低くなっている。なお、各プロファイル のピーク位置は、それぞれのチャネルドープ層の形成位 置にほぼ等しい。

【0022】<各トランジスタの製造方法>以下に、図 6.7 で示したセンスアンプ部、周辺向路部、およびメモ リセルアレイ部のNチャネル型MOSトランジスタT1 ~T3の製造方法について、図69~図74を用いて説 明する。

【0023】まず、図67に示す工程において、P型の 半導体基板しの表面にロコス法によりLOCOS層(フ ィールド酸化膜) 2を、例えば 4000オングストロー ムの厚さに形成する。続いて、例えばボロンイオンを、 700keVのエネルギーで、1×10¹³/cm²のド ーズ量を注入することで、半導体基板 1 内に P 型のウエ 50 エネルギーで、2×10¹²/c m²のドーズ量を注入す

ル領域 1 0 1 を形成する。なお、半導体基板 1 内には P チャネル型MOSトランジスタを形成するためにN型の ウエル領域も形成されるが、説明および図示は省略す る。次に、例えばボロンイオンを、130keVのエネ ルギーで、 $5 \times 10^{12} / c m^2$ のドーズ量を注入するこ とで、半導体基板1内にチャネルカット層102を形成 する。なお、チャネルカット層102は、LOCOS層 2とで素子間分離領域を形成するような形状に形成す る。

【0024】次に、図70に示す工程において、ウエル 領域101内の所定位置に、センスアンプ部のトランジ スタT1に合わせた最も不純物濃度の低いチャネルドー プ層103を形成する。このとき、周辺回路部およびメ モリセルアレイ部のトランジスタT2およびT3の形成 領域にもチャネルドープ層103が形成される。なお、 チャネルドープ層103の形成は、例えばボロンイオン 【0021】ゲート電極における不純物濃度は表1に示 30 を、50k c Vのエネルギーで、 $1 \times 10^{12} / c$ m^2 の ドーズ量を注入することで行う。

> 【0025】次に、図71に示す工程において、センス アンプ部の上部にレジストマスクR201を形成し、周 辺回路部およびメモリセルアレイ部のチャネルドープ層 103に選択的に不純物を追加注入し、周辺回路部のト ランジスタT2に合わせた不純物濃度のチャネルドープ 層104を形成する。このとき、メモリセルアレイ部の トランジスタT3の形成領域にもチャネルドープ層10 4が形成される。なお、チャネルドープ層104の形成 40 は、例えばボロンイオンを、50keVのエネルギー で、 $2 \times 10^{12} / c m^2$ のドーズ量を注入することで行 う。

【0026】次に、図72に示す工程において、センス アンプ部および周辺回路部の上部にレジストマスクR2 02を形成し、メモリセルアレイ部のチャネルドープ層 104に選択的に不純物を追加注入し、メモリセルアレ イ部のトランジスタT3に合わせた不純物濃度のチャネ ルドープ層105を形成する。なお、チャネルドープ層 105の形成は、例えばボロンイオンを、50keVの

13

ることで行う。

【0027】次に、図73に示す工程において、半導体 基板1の主面上にゲート酸化膜3となる酸化膜31を熱酸化法により形成した後、その上にゲート電極材料として、例えばドープトポリシリコン層41をCVD法にて形成する。なお、酸化膜31の厚みは100オングストローム程度、ドープトポリシリコン層41の厚みは200オングストローム程度で、その不純物としてはリン(P)を使用し、濃度は $5 \times 10^{20}/c$ m³程度である。

【0028】次に、図74に示す工程において、ドープトポリシリコン層41の上部にレジストマスクR203を形成し、パターンニングによりゲート電極4およびゲート酸化膜3を形成する。

【0029】次に、センスアンプ部、周辺回路部、メモリセルアレイ部にイオン注入によりLDD層107を形成した後、ゲート酸化膜3およびゲート電極4の側面に、約1000オングストロームの厚さのサイドウォール酸化膜5を形成する。そして、サイドウォール酸化膜5をマスクとして、イオン注入によりソース・ドレイン層106を形成することで、図67に示すDRAMの構成が得られる。

【0030】ここで、LDD 層107 は、例えば砒素 (As) イオンを30keV のエネルギーで、 1×10^{13} / cm^2 のドーズ量を注入することで形成する。また、ソース・ドレイン層106 は、例えば砒素イオンを 50keV のエネルギーで、 5×10^{15} / cm^2 のドーズ量を注入した後、850 \mathbb{C} で 60 分間アニールすることで形成する。

【0031】なお、この後に、キャパシタ形成、層間絶縁膜の形成、配線層の形成工程等を経ることによりDRAMが形成されるが、それらの工程の説明および図示は省略する。

【0032】<従来のDRAMの問題点>以上説明したように、従来のDRAMにおいては、センスアンプ部、周辺回路部、メモリセルアレイ部などで使用される、特性が異なるトランジスタを1チップ内に作るため、チャネルドープ層の不純物濃度をトランジスタに合わせて変えることでしきい値の調整をしていた。

【0033】しかし、チャネルドープ層の不純物濃度が高くなると、しきい値が上がるのと同時に、例えば拡散層と基板との接合部分での不純物濃度が高くなるため拡散層からの漏れ電流(拡散層リーク)が多くなる。つまり、しきい値と拡散層リークとはトレードオフの関係を有し、しきい値が決まると漏れ電流も一義的に決定され、回路設計は両者のトレードオフ関係により制約を受けていた。

【0034】<第2の従来例>

<フラッシュメモリの全体構成>第2の従来例として、 複数種類のトランジスタを作り込んだフラッシュメモリ 700の構成および製造方法について説明する。

【0035】図75にはフラッシュメモリ700の構成(セル配置)を示している。一般にDRAMに比べてフラッシュメモリの異なる点は、例えば10Vといった高い電圧を書込動作や消去動作で用いることである。このため、図75に示すフラッシュメモリ700においては、昇圧回路としてチャージポンプ回路710を備えている。

【0036】そして、フラッシュメモリ700は、データを蓄積するメモリセルアレイ部701だけでなく、Xデコーダー703やYデコーダー704など昇圧後に使われる高耐圧部、周辺回路部(例えば、アドレスバッファ702、ロウ/カラムクロック部705、I/Oパス部706、データレジスタ部707、センスアンプ部708、動作制御部709なども備えている。いずれの部位もトランジスタにより構成されているが、使用電圧の差異により、数種類の特性の異なるトランジスタが必要となる。

【0037】例えば、メモリセルアレイ部701でのトランジスタでは、トンネル酸化膜の信頼性を保証するため、例えば100オングストローム程度の酸化膜厚が必要である。しかし、周辺回路部では高速動作を行うため電流量が多いことが求められており、酸化膜厚はメモリセルアレイ部701に比べて薄く設定されることが多い。ただし、高耐圧部では、10Vの電圧に耐えうるトランジスタが必要となる。このため、例えば250オングストロームといった厚い酸化膜を用いる必要が生じる。すなわち、1チップのフラッシュメモリ内で酸化膜厚の異なる数種類のトランジスタが必要となる。

0 【0038】 <各トランジスタの構成>以下では、酸化膜厚をトランジスタにより変化させた例について説明する。図76は従来の製造方法により製造したフラッシュメモリの構成例(部分図)であり、高耐圧部、周辺回路部、メモリセルアレイ部に用いられるNチャネル型MOSトランジスタT11~T13の断面をそれぞれ示している

【0039】図76において、Nチャネル型MOSトランジスタT11~T13は同一の半導体基板21(P型)上に形成されたP型のウエル層121内に形成されている。ウエル層121は、ウエル層121内に形成されたチャネルカット層122と、LOCOS層22とで素子間分離され、Nチャネル型MOSトランジスタT11~T13は、それぞれ素子間分離された領域に形成されている。

【0040】高耐圧部のNチャネル型MOSトランジスタTI1は、ウエル層121内に独立して平行に形成された1対のソース・ドレイン層126と、当該ソース・ドレイン層126の向かい合う端縁部に接して形成された1対のLDD層127とを備えている。

複数種類のトランジスタを作り込んだフラッシュメモリ 50 【0041】そして、LDD層127の上部にはゲート

酸化膜26が形成され、当該ゲート酸化膜26の上部に はゲート電極29が形成されている。また、ゲート酸化 膜26およびゲート電極29の側面にはサイドウォール 酸化膜30が形成されている。また、ゲート電極29の 下層のウエル層121内には、チャネルドープ層123 が形成されている。

【0042】周辺回路部のNチャネル型MOSトランジ スタT12は、ウエル層121内に独立して平行に形成 された1対のソース・ドレイン層126と、当該ソース ・ドレイン層126の向かい合う端縁部に接して形成さ れた1対のLDD層127とを備えている。

【0043】そして、LDD層127の上部にはゲート 酸化膜25が形成され、当該ゲート酸化膜25の上部に はゲート電極29が形成されている。また、ゲート酸化 膜25およびゲート電極29の側面にはサイドウォール 酸化膜30が形成されている。また、ゲート電極29の 下層のウエル層121内には、チャネルドープ層124 が形成されている。

【0044】メモリセルアレイ部のNチャネル型MOS 行に形成された一対のソース・ドレイン層 1 2 6 を備 え、ソース・ドレイン層126の端縁部上部にはトンネ ル酸化膜23が形成され、当該トンネル酸化膜23の上 部にはフローティングゲート電極27、層間絶縁膜2 4、コントロールゲート電極28が順次形成されてい

*【0045】また、トンネル酸化膜23、フローティン グゲート電極27、層間絶縁膜24、コントロールゲー ト電極28の側面にはサイドウォール酸化膜30が形成 されている。

16

【0046】また、フローティングゲート電極27の下 層のウエル層121内には、チャネルドープ層125が 形成されている。なお、メモリセルアレイ部はゲートア レイ構造となっており、隣合うゲートどうしが1のソー ス・ドレイン層126を共有する構造となっており、そ 10 の構造が連続して配設された構成となっている。

【0047】図76に示すフラッシュメモリにおいて特 徴的なのは、高耐圧部のNチャネル型MOSトランジス タT11のゲート酸化膜26の厚みが最も厚く、メモリ セルアレイ部のNチャネル型MOSトランジスタT13 のトンネル酸化膜23、周辺回路部Nチャネル型MOS トランジスタT12のゲート酸化膜25の順に厚みが薄 くなっている点である。

【0048】図77に各ゲート酸化膜の厚みを示す。図 77において、横軸左側から順に高耐圧部、周辺回路 トランジスタT13は、ウエル層121内に独立して平 20 部、メモリセルアレイ部のそれぞれのNチャネル型MO Sトランジスタを表示している。

> 【0049】なお、表2にNチャネル型MOSトランジ スタT11~T13の構成諸元を示す。

[0050]

【表2】

	高耐圧部 (T11)	周辺回路部 (T12)	メモリセルアレイ部 (T13)
フィールド酸化膜厚	4000 Å	4000 Å	4000 Å
ゲート酸化膜厚	250 Å	80 Å	100 Å
フローティングゲート電極膜厚			1000 Å
フローティングゲート不純物濃度			$1 \times 10^{20} / \text{cm}^3$
層間絶縁膜厚			TEOS/Si3N4/TEOS=100/100/100 A
コントロールゲート電極膜厚	2000 Å	2000 Å	2000 Å
コントロールゲート不純物濃度	$5 \times 10^{20} / \text{cm}^3$	$5\times10^{20}/cm^3$	$5 \times 10^{20} / cm^3$
サイドウォール	2000 Å	•	2000 Å
ウエル	B 700keV 1×10 ¹³ /cm ²	B 700keV $1\times10^{13}/cm^2$	B 700keV 1×10 ¹³ /cm ²
チャネルカット	B 130keV $5 \times 10^{12} / cm^2$	B 130keV $5 \times 10^{12} / cm^2$	B 130keV $5 \times 10^{12} / \text{cm}^2$
チャネルドープ		B 50keV $5\times10^{12}/cm^2$	
LDD		As $30 \text{keV} 1 \times 10^{13} / \text{cm}^2$	
ソース/ドレイン	As 50keV $5 \times 10^{15} / \text{cm}^2$	As 50keV $5 \times 10^{15} / \text{cm}^2$	As 50keV 5×10 ¹⁵ /cm ²
熱処理		850°C 60min	

【0051】表2において、Nチャネル型MOSトラン ジスタT11~T13のそれぞれのゲート酸化膜の厚み は、250オングストローム、80オングストローム、 100オングストロームとなっている。

【0052】 <各トランジスタの製造方法>以下に、図 76で示した髙耐圧部、周辺回路部、およびメモリセル アレイ部のNチャネル型MOSトランジスタT11~T 50 ンを、700keVのエネルギーで、1×10¹³/cm

13の製造方法について、図78~図91を用いて説明 する。

【0053】まず、図78に示す工程において、P型の 半導体基板21の表面にロコス法によりLOCOS層 (フィールド酸化膜) 22を、例えば4000オングス トロームの厚さに形成する。続いて、例えばボロンイオ

²のドーズ量を注入することで、半導体基板 2 1 内に P型のウエル領域 1 2 1 を形成する。なお、半導体基板 2 1 内には Pチャネル型MOSトランジスタを形成するために N型のウエル領域も形成されるが、説明および図示は省略する。次に、例えばボロンイオンを、1 3 0 k eVのエネルギーで、5×10¹²/cm²のドーズ量を注入することで、半導体基板 2 1 内にチャネルカット層 1 2 2 を形成する。なお、チャネルカット層 1 2 2 は、LOCOS層 2 2 とで素子間分離領域を形成するような形状に形成する。

【0054】次に、ウエル領域 121内の高耐圧部、周辺回路部、メモリセルアレイ部のそれぞれの所定位置に、チャネルドープ層 120を形成する。なお、チャネルドープ層 120の形成は、例えばボロンイオンを、50 ke 12 cm²のドーズ量を注入することで行う。

【0055】次に、図79に示す工程において、半導体基板21の主面上にトンネル酸化膜23となる酸化膜231を熱酸化法により形成した後、その上にゲート電極材料として、例えばドープトポリシリコン層271をCVD法にて形成する。なお、酸化膜231の厚みは100オングストローム程度、ドープトポリシリコン層271の厚みは1000オングストローム程度で、その不純物としてはリン(P)を使用し、濃度は $1 \times 10^{20}/c$ m³程度である。

【0056】次に、図80に示す工程において、メモリセルアレイ部におけるドープトポリシリコン層271の上部に選択的にレジストマスクR221を形成する。この場合、レジストマスクR221はメモリセルアレイ部のゲート幅方向に沿って形成される。そして、レジストマスクR221で覆われていない部分のドープトポリシリコン層271を異方性エッチングにより除去する。この状態を図81に示す。

【0057】図81は、図80を上面側(レジストマスクR221を形成する側)から見た平面図であり、レジストマスクR221はメモリセルアレイ部において、規則的に配列された矩形の島状をなすように形成されている。なお、レジストマスクR221は、矩形の島状をなす活性層AL上と、その周囲のLOCOS層LL上を覆うように形成されている。また、高耐圧部および周辺回路部においてはレジストマスクRが形成されていないので、活性層ALが露出している。

24はONO膜と呼称される場合もある。また、絶縁膜241は高耐圧部および周辺回路部上にも形成される。 【0059】次に、図83に示す工程において、メモリセルアレイ部の絶縁膜241上をレジストマスクR222で覆い、その他の領域の絶縁膜241を全て除去する。この場合、その他の領域においては酸化膜231も除去する。この状態を図84に示す。

18

【0060】図84は、図83を上面側(レジストマスクR222を形成する側)から見た平面図であり、レジストマスクR222はメモリセルアレイ部全域を覆うように形成されているが、高耐圧部および周辺回路部においてはレジストマスクR222が形成されていないので、活性層 A L が露出している。

【0061】次に、レジストマスクR222を除去した後、図85に示す工程において、半導体基板21の主面全面にゲート酸化膜26となる酸化膜261を熱酸化法により形成する。このときメモリセルアレイ部上の絶縁膜241は、窒化膜を含んでいるため酸化されることはなく、その厚さは保たれる。なお、酸化膜261の厚みは170オングストローム程度である。

【0062】次に、図86に示す工程において、周辺回路部以外の領域をレジストマスクR223で覆い、周辺回路部上の酸化膜261をウエットエッチングにより除去する。この状態を図87に示す。

【0063】図87は、図86を上面側(レジストマスクR223を形成する側)から見た平面図であり、レジストマスクR223はメモリセルアレイ部および高耐圧部の全域を覆うように形成されているが、周辺回路部においてはレジストマスクR223が形成されていないので、活性層 Λ L が露出している。

【0064】次に、レジストマスクR223を除去した後、図88に示す工程において、ゲート酸化膜25となる酸化膜251を熱酸化法により形成する。このときメモリセルアレイ部上の絶縁膜241は、窒化膜を含んでいるため酸化されることはなく、その厚さは保たれるが、高耐圧部では酸化膜261が成長し膜厚が増加することになる。なお、酸化膜251の厚みは80オングストローム程度であり、酸化膜261は250オングストローム程度に成長する。

40 【0065】次に、図89に示す工程において、半導体 基板21の主面全面に、ゲート電極材料として、例えば ドープトポリシリコン層291をCVD法にて形成す る。なお、ドープトポリシリコン層291の厚みは20 00オングストローム程度で、その不純物としてはリン (P)を使用し、濃度は5×10²⁰/cm³程度であ る。

【0066】次に、図90に示す工程において、ドープトポリシリコン層291の上部にレジストマスクR224を形成してパターンニングを行う。この状態を図91に示す

30

30

【0067】図91は、図90を上面側(レジストマス クR224を形成する側)から見た平面図であり、レジ ストマスクR224は、矩形状の活性領域ALに垂直に なるように形成されている。

【0068】このパターンニングにより、高耐圧部にお いては、ゲート酸化膜26およびゲート電極29を、周 辺回路部においては、ゲート酸化膜25およびゲート電 極29を、メモリセルアレイ部においては、トンネル酸 化膜23、フローティングゲート電極27、層間絶縁膜 24、コントロールゲート電極28を形成する。

【0069】次に、高耐圧部、周辺回路部にイオン注入 によりLDD層127を形成した後、ゲート酸化膜26 およびゲート電極29の側面、ゲート酸化膜25および ゲート電極29の側面、トンネル酸化膜23、フローテ ィングゲート電極27、層間絶縁膜24、コントロール ゲート電極28の側面に、約1000オングストローム の厚さのサイドウォール酸化膜30を形成する。そし て、サイドウォール酸化膜30をマスクとして、イオン 注入によりソース・ドレイン層126を形成すること で、図76に示すフラッシュメモリの構成が得られる。 【0070】ここで、LDD層127は、例えば砒素イ オンを30keVのエネルギーで、1×10¹³/cm² のドーズ量を注入することで形成する。また、ソース・ ドレイン層126は、例えば砒素イオンを50keVの エネルギーで、5×1015/cm²のドーズ量を注入し た後、850℃で60分間アニールすることで形成す る。

【0071】なお、この後に、キャパシタ形成、層間絶 縁膜の形成、配線層の形成工程等を経ることによりフラ ッシュメモリが形成されるが、それらの工程の説明およ び図示は省略する。

【0072】 <従来のフラッシュメモリの問題点>以上 説明したように、従来のフラッシュメモリにおいては、 従来のDRAM同様、しきい値と拡散層リークはトレー ドオフの関係を有するため、回路設計は両者のトレード オフにより制約を受けることになる。

【0073】また、1チップのフラッシュメモリ内で酸 化膜厚の異なる数種類のトランジスタを形成する必要か ら、酸化膜の形成を複数回に分けて行う場合が生じる。 例えば、高耐圧部では、酸化膜261は、レジストマス クR223を除去する工程(図86)等を経て、酸化膜 251を形成する際にさらに成長させる(図88)こと になる。すなわち、ゲート酸化膜261を2回に分けて 行うことになる。このため、不純物混入の機会が増える などしてゲート酸化膜261の信頼性劣化が生じたり、 膜厚の制御性が悪くなって、高耐圧部のNチャネル型M OSトランジスタT 1 1 の信頼性が損なわれるなどの問 題が生じていた。

【0074】<第3の従来例>

<ロジック回路を行したDRAMの全体構成>次に、第 50 【0082】センスアンプ部のNチャネル型MOSトラ

3の従来例として、ロジック回路を有したDRAM(以 後、LOGIC in DRAMと呼称) 800の構成 および製造方法について説明する。

20

【0075】LOGIC in DRAM800は、ロ ジック回路を同一チップ内に作りこむことにより、独立 した別チップとして作られたDRAMとロジック回路と を組み合わせて使用するより、高性能かつ低コストを実 現できる装置である。

【0076】図92に示すように、LOGIC in DRAM800はロジック部とDRAM部とに大別され る。ここで、ロジック部では、高速であること、すなわ ち、高駆動能力と低容量であることが求められている。 また、DRAM部には先に述べたように、低リーク電流 が求められるセルアレイ部や、低電圧での動作が要求さ れるセンスアンプ部などが含まれている。つまり、1チ ップのLOGIC in DRAM800においては、 特性の異なる数種類のトランジスタが必要となる。

【0077】〈各トランジスタの構成〉これらの特性が 異なるトランジスタを1チップ内に作るため、従来はチ ャネルドープ層の不純物プロファイルや酸化膜厚をトラ ンジスタに合わせて変えることで対応していた。以下、 DRAM部ではチャネルドープ層の不純物濃度をトラン ジスタにより変化させた例を、ロジック部では酸化膜厚 をトランジスタにより変化させた例について説明する。 【0078】図93は従来の製造方法により製造したL OGIC in DRAMの構成例(部分図)であり、 ロジック部と、DRAM部内のセンスアンプ部およびメ モリセルアレイ部に用いられるNチャネル型MOSトラ ンジスタT21~T23の断面をそれぞれ示している。 【0079】図93において、Nチャネル型MOSトラ ンジスタT21~T23は同一の半導体基板51(P 型)上に形成されたP型のウエル層 151内に形成され ている。ウエル層151はウエル層151内に形成され たチャネルカット層152と、LOCOS層52とで素 子間分離され、Nチャネル型MOSトランジスタT21 ~T23は、それぞれ素子間分離された領域に形成され ている。

【0080】ロジック部のNチャネル型MOSトランジ スタT21は、ウエル層151内に独立して平行に形成 された1対のソース・ドレイン層156と、当該ソース ・ドレイン層 1 5 6 の向かい合う端縁部に接して形成さ れた1対のLDD層157とを備えている。

【0081】そして、しDD層157の上部にはゲート 酸化膜54が形成され、当該ゲート酸化膜54の上部に はゲート電極55が形成されている。また、ゲート酸化 膜54およびゲート電極55の側面にはサイドウォール 酸化膜56が形成されている。また、ゲート電極55の 下層のウエル層 151内には、チャネルドープ層 155 が形成されている。

ンジスタT22は、ウエル層151内に独立して平行に 形成された1対のソース・ドレイン層156と、当該ソ ース・ドレイン層 1 5 6 の向かい合う端縁部に接して形 成された1対のLDD層157とを備えている。

【0083】そして、LDD層157の上部にはゲート 酸化膜53が形成され、当該ゲート酸化膜53の上部に はゲート電極55が形成されている。また、ゲート酸化 膜53およびゲート電極55の側面にはサイドウォール 酸化膜56が形成されている。また、ゲート電極55の 下層のウエル層151内には、チャネルドープ層154 が形成されている。

【0084】メモリセルアレイ部のNチャネル型MOS トランジスタT23は、ウエル層151内に独立して平 行に形成された一対のソース・ドレイン層156と、当 該ソース・ドレイン層156の向かい合う端縁部に接し て形成された一対のLDD層 1.5.7 とを備えている。

*【0085】そして、ソース・ドレイン層 156 および LDD層 157の上部にはゲート酸化膜 53が形成さ れ、当該ゲート酸化膜53の上部にはゲート電極55が 形成されている。また、ゲート酸化膜53およびゲート 電極55の側面にはサイドウォール酸化膜56が形成さ れている。また、ゲート電極55の下層のウエル層15 1内には、チャネルドープ層 153 が形成されている。 なお、メモリセルアレイ部はゲートアレイ構造となって おり、隣合うゲートどうしが1のソース・ドレイン層1 56を共有する構造となっており、その構造が連続して 配設された構成となっている。

【0086】なお、表3にNチャネル型MOSトランジ スタT21~T23の構成諸元を示す。

[0087]

60min

【表3】

CAC MISSED DA	113155MIX (4.29)	Tr	
	ロジック部(T21)	センスアンプ部(T22)	メモリセルアレイ部 (T23)
フィールド酸化膜厚	4000 Å	4000 Å	4000 Å
ゲート 酸化膜厚	60 Å	100 Å	100 Å
ゲート電極膜厚	2000 Å	2000 Å	2000 Å
ゲート不純物濃度	$5\times10^{20}/\mathrm{cm}^3$	5×10 ²⁰ /cm ³	$5\times10^{20}/cm^3$
サイドウォール	1000 ลี	1000 Å	1000 Å
ウエル	B 700keV 1×10 ¹⁵ /cm ²	B 700keV $1 \times 10^{15} / \text{cm}^2$	B 700keV 1×10 ¹⁵ /cm ²
チャネルカット			B 130keV 5×10 ¹² /cm ²
チャネルドープ		B 50keV $1\times10^{12}/cm^2$	B 50keV $5\times10^{12}/cm^2$
LDD		As $30 \text{keV} 1 \times 10^{13} / \text{cm}^2$	As $30 \text{keV} 1 \times 10^{13} / \text{cm}^2$
ソース/ドレイン		As 50keV $5 \times 10^{15} / \text{cm}^2$	As 50keV 5×10 ¹⁵ /cm ²

850°C

ジスタT21~T23のそれぞれのチャネルドープ層形 成時の不純物ドーズ量は、1×10¹³/cm²、1×1 $0^{12}/cm^2$ 、 $5 \times 10^{12}/cm^2$ となっている。なお、注 入不純物は何れもボロン(B)であり、注入エネルギー は何れも50keVである。

【0089】また、Nチャネル型MOSトランジスタT 21~T23のそれぞれのゲート酸化膜の厚みは、60 オングストローム、100オングストローム、100オ ングストロームとなっている。

【0090】また、図93で示したロジック部、センス アンプ部、メモリセルアレイ部のNチャネル型MOSト ランジスタT21~T23における、A-A'線、B-B'線、およびC-C'線による断面部分の不純物プロ ファイルを図り4に示す。

【0091】図94において、横軸に断面方向の位置 (深さ)を、縦軸に不純物濃度を示す。なお、横軸は図 に向かって左側から順に、ゲート電極(ポリシリコン 層)、ゲート酸化膜(SiO₂層)、ウエル層(バルク シリコン層)となっている。

【0092】ゲート電極における不純物濃度は表3に示 50 104を川いて説明する。

【0088】表3において、Nチャネル型MOSトラン 30 すように、何れのトランジスタにおいても同じ量で均一 になるように形成されているので、A-A'線、B-B'線、およびC-C'線は重なり合う直線(A-A' 線を区別するため図面的には2つの直線で示している) で示されるが、ウエル層においては、しきい値の要求が 低いセンスアンプ部のトランジスタでは、チャネルドー ズ量が少なく、酸化膜ーバルク界面での不純物濃度も低 い。なお、各プロファイルのピーク位置は、それぞれの チャネルドープ層の形成位置にほぼ等しい。

> 【0093】また、図95に各ゲート酸化膜の厚みを示 す。図95において、横軸左側から順にロジック部、セ ンスアンプ部、メモリセルアレイ部のそれぞれのNチャ ネル型MOSトランジスタを表示している。図95に示 されるように、ロジック部は、電流駆動能力向上のた め、DRAM部のセンスアンプ部、メモリセルアレイ部 に比べ、酸化膜厚が薄くなっている。

【0094】 <各トランジスタの製造方法>以下に、図 93で示したロジック部、DRAM部のセンスアンプ部 およびメモリセルアレイ部のNチャネル型MOSトラン ジスタT21~T23の製造方法について、図96~図

【0095】まず、図96に示す工程において、P型の 半導体基板51の表面にロコス法によりLOCOS層 (フィールド酸化膜) 52を、例えば4000オングス トロームの厚さに形成する。続いて、例えばボロンイオ ンを、700keVのエネルギーで、1×10¹³/cm ²のドーズ量を注入することで、半導体基板51内にP 型のウエル領域151を形成する。なお、半導体基板5 1内には Pチャネル型MOSトランジスタを形成するた めにN型のウエル領域も形成されるが、説明および図示 は省略する。次に、例えばボロンイオンを、130kc Vのエネルギーで、5×1012/cm2のドーズ量を注 入することで、半導体基板1内にチャネルカット層15 2を形成する。なお、チャネルカット層152は、LO COS層2とで素子間分離領域を形成するような形状に 形成する。

【0096】次に、図97に示す工程において、ウエル 領域151内の所定位置に、センスアンプ部のトランジ スタT22に合わせた最も不純物濃度の低いチャネルド ープ層154を形成する。このとき、ロジック部および メモリセルアレイ部のトランジスタT21およびT23 の形成領域にもチャネルドープ層154が形成される。 なお、チャネルドープ層 154の形成は、例えばボロン イオンを、50keVのエネルギーで、1×1012/c m²のドーズ量を注入することで行う。

【0097】次に、図98に示す工程において、センス アンプ部の上部にレジストマスクR251を形成し、ロ ジック部およびメモリセルアレイ部のチャネルドープ層 154に選択的に不純物を追加注入し、メモリセルアレ イ部のトランジスタT23に合わせた不純物濃度のチャ ネルドープ層153を形成する。このとき、ロジック部 のトランジスタT21の形成領域にもチャネルドープ層 153が形成される。なお、チャネルドープ層153の 形成は、例えばボロンイオンを、50keVのエネルギ ーで、 $4 \times 10^{12} / c m^2$ のドーズ量を注入することで 行う。

【0098】次に、図99に示す工程において、センス アンプ部およびメモリセルアレイ部の上部にレジストマ スクR252を形成し、ロジック部のチャネルドープ層 153に選択的に不純物を追加注入し、ロジック部のト ランジスタT21に合わせた不純物濃度のチャネルドー プ層155を形成する。なお、チャネルドープ層155 の形成は、例えばボロンイオンを、50keVのエネル ギーで、5×10¹²/cm²のドーズ量を注入すること で行う。

【0099】次に、図100に示す工程において、半導 体基板51の主面上にゲート酸化膜53となる酸化膜5 31を熱酸化法により形成する。なお、酸化膜531の 厚みは40オングストローム程度である。

【0100】次に、図101に示す工程において、セン

をレジストマスクR253で覆い、ロジック部上の酸化 膜531のみを選択的に除去する。

【0101】次に、レジストマスクR253を除去した 後、図102に示す工程において、半導体基板51の主 面上にゲート酸化膜54となる酸化膜541を熱酸化法 により形成する。このとき、センスアンプ部およびメモ リセルアレイ部の酸化膜531が成長し膜厚が増加する ことになる。なお、酸化膜541の厚みは60オングス トローム程度であり、酸化膜531は100オングスト ローム程度に成長する。

【0102】次に、図103に示す工程において、酸化 膜531および酸化膜541の上にゲート電極材料とし て、例えばドープトポリシリコン層551をCVD法に て形成する。なお、ドープトポリシリコン層551の厚 みは2000オングストローム程度で、その不純物とし てはリン(P)を使用し、濃度は1×1020/cm3程 度である。

【0103】次に、図104に示す工程において、ドー プトポリシリコン層551の上部にレジストマスクR2 54を形成しパターンニングを行う。このパターンニン グにより、ロジック部においては、ゲート酸化膜54お よびゲート電極55を、センスアンプ部およびメモリセ ルアレイ部においては、ゲート酸化膜53およびゲート 電極55を形成する。

【0104】次に、ロジック部、センスアンプ部、メモ リセルアレイ部にイオン注入によりLDD層157を形 成した後、ロジック部においては、ゲート酸化膜5.4お よびゲート電極55の側面に、センスアンプ部およびメ モリセルアレイ部においては、ゲート酸化膜53および 30 ゲート電極55の側面に、約1000オングストローム の厚さのサイドウォール酸化膜56を形成する。そし て、サイドウォール酸化膜56をマスクとして、イオン 注入によりソース・ドレイン層156を形成すること で、図93に示すLOGIC in DRAMの構成が 得られる。

【0105】ここで、LDD層157は、例えば砒素 (As) イオンを30ke Vのエネルギーで、1×10 $1.3 / c m^2$ のドーズ量を注入することで形成する。ま た、ソース・ドレイン層156は、例えば砒素イオンを 50keVのエネルギーで、5×1015/cm2のドー ズ量を注入した後、850℃で30分間アニールするこ とで形成する。

【0106】なお、この後に、キャパシタ形成、層間絶 縁膜の形成、配線層の形成工程等を経ることによりLO GIC in DRAMが形成されるが、それらの工程 の説明および図示は省略する。

【0107】 <従来のLOGIC in DRAMの間 題点>以上説明したように、従来のLOGIC in DRAMにおいては、ロジック部、センスアンプ部、メ スアンプ部およびメモリセルアレイ部の絶縁膜531上 50 モリセルアレイ部などで使用される、特性が異なるトラ

ンジスタを 1 チップ内に作るため、チャネルドープ層の 不純物濃度をトランジスタに合わせて変えることでしき い値の調整をしていた。

【0108】しかし、チャネルドープ層の不純物濃度が高くなると、しきい値が上がるのと同時に、例えば拡散層と基板との接合部分での不純物濃度が高くなるため拡散層リークが多くなる。つまり、しきい値と拡散層リークとはトレードオフの関係を有し、しきい値が決まると漏れ電流も一義的に決定され、回路設計は両者のトレードオフ関係により制約を受けていた。

【0109】また、ロジック部では、高駆動能力を得るため他の部分よりも厚さの薄いゲート酸化膜を形成する必要がある。そのため、1 チップのフラッシュメモリ内で酸化膜厚の異なる数種類のトランジスタを形成する必要から、酸化膜の形成を複数回に分けて行う場合が生じる。例えば、センスアンプ部、メモリセルアレイ部などでは、酸化膜531は、レジストマスクR253を除去する工程(図101)等を経て、酸化膜541を形成する際にさらに成長させる(図102)ことになる。すなわち、ゲート酸化膜53を2回に分けて形成することがある。このため、不純物混入の機会が増えるなどしてゲート酸化膜53の信頼性劣化が生じたり、膜厚の制御性が悪くなって、センスアンプ部およびメモリセルアレイ部のNチャネル型MOSトランジスタT22およびT23の信頼性が損なわれるなどの問題が生じていた。

【0110】<第4の従来例>

A) 。

マロジック回路を有したフラッシュメモリの全体構成>次に、第4の従来例として、ロジック回路を有したフラッシュメモリ(以後、LOGIC in FLASHと呼称)900の構成および製造方法について説明する。【0111】トランジスタの微細化に伴い、大容量化と共に注目される開発目標の1つに、マイクロコンピュータを1つのチップに作り込んだワンチップマイコンがある。特に、フラッシュメモリとMPU (microprocessing unit) とを1チップ内に作り込む素子を、フラッシュ混戦ロジックと呼び、例えば1995IEDMショートコースプログラム等で発表されている(1995IEDM SHORT COURCE PROGRAM "EMBEDDED FLASH MEMORYAPPLICATIONS、TECHNOLOGY AND DESIGN"、CLINTON KUO、MOTOROL

【0112】一例を図105に示す。図105に示すように、LOGIC in FLASH900は、ロジック部とフラッシュメモリ部とに大別され、ロジック部では、高速であること、すなわち、高駆動能力と低容量であることが求められている。

【0113】また、フラッシュメモリ部では、高電圧が印加される高耐圧部やトンネル酸化膜に高い信頼性が求められるメモリセルアレイ部などを行している。 つま

り、1 チップのLOGIC in FLASH内で特性の異なる数種類のトランジスタが必要となる。

【0114】 <各トランジスタの構成>これらの特性が異なるトランジスタを1チップ内に作るため、従来は酸化膜厚をトランジスタによって変えたり、場合によってはチャネルドープ層の不純物プロファイルを変えることで対応していた。以下、酸化膜厚をトランジスタによって変えるとともに、チャネルドープ層の不純物濃度を変化させた例について説明する。

10 【0115】図106は従来の製造方法により製造した LOGIC in FLASHの構成例(部分図)であり、ロジック部と、フラッシュメモリ部内の高耐圧部およびメモリセルアレイ部に用いられるNチャネル型MOSトランジスタT31~T33の断面をそれぞれ示している。

【0116】図106において、Nチャネル型MOSトランジスタT31~T33は同一の半導体基板71(P型)上に形成されたP型のウエル層171内に形成されている。ウエル層171は、ウエル層171内に形成されたチャネルカット層172と、LOCOS層72とで素子間分離され、Nチャネル型MOSトランジスタT31~T33は、それぞれ素子間分離された領域に形成されている。

【0117】ロジック部のNチャネル型MOSトランジスタT31は、ウエル層171内に独立して平行に形成された1対のソース・ドレイン層176と、当該ソース・ドレイン層176の向かい合う端縁部に接して形成された1対のLDD層177とを備えている。

【0118】そして、LDD層177の上部にはゲート 80 酸化膜76が形成され、当該ゲート酸化膜76の上部にはゲート電極79が形成されている。また、ゲート酸化膜76およびゲート電極79の側面にはサイドウォール酸化膜80が形成されている。また、ゲート電極79の下層のウエル層171内には、チャネルドープ層175が形成されている。

【0119】フラッシュメモリ部における高耐圧部のNチャネル型MOSトランジスタT32は、ウエル層171内に独立して平行に形成された1対のソース・ドレイン層1760向かい40・合う端縁部に接して形成された1対のLDD層177とを備えている。

【0120】そして、LDD層177の上部にはゲート酸化膜75が形成され、当該ゲート酸化膜75の上部にはゲート電極79が形成されている。また、ゲート酸化膜75およびゲート電極79の側面にはサイドウォール酸化膜80が形成されている。また、ゲート電極79の下層のウエル層171内には、チャネルドープ層173が形成されている。

【0121】フラッシュメモリ部におけるメモリセルア 50 レイ部のNチャネル型MOSトランジスタT33は、ウ

*の構造が連続して配設された構成となっている。

エル層171内に独立して平行に形成された一対のソー ス・ドレイン層176を備え、ソース・ドレイン層12 6の端縁部上部にはトンネル酸化膜73が形成され、当 該トンネル酸化膜 73の上部にはフローティングゲート 電極 7 7、層間絶縁膜 7 4、コントロールゲート電極 7 8が順次形成されている。

【0122】また、トンネル酸化膜73、フローティン グゲート電極77、層間絶縁膜74、コントロールゲー ト電極78の側面にはサイドウォール酸化膜80が形成 されている。

【0123】また、フローティングゲート電極77の下 層のウエル層171内には、チャネルドープ層175が 形成されている。なお、メモリセルアレイ部はゲートア レイ構造となっており、隣合うゲートどうしが1のソー ス・ドレイン層177を共有する構造となっており、そ*

【0124】図106に示すフラッシュメモリにおいて 特徴的なのは、髙耐圧部のNチャネル型MOSトランジ スタT32のゲート酸化膜75の厚みが最も厚く、メモ リセルアレイ部のNチャネル型MOSトランジスタT3 3のトンネル酸化膜73、ロジック部のNチャネル型M OSトランジスタT31のゲート酸化膜76の順に厚み が薄くなっている点と、高耐圧部のNチャネル型MOS トランジスタT32のチャネルドープ層173の不純物 濃度が、他のチャネルドープ層よりも低く形成されてい る点である。

【0125】なお、表4にNチャネル型MOSトランジ スタT31~T33の構成諸元を示す。

[0126]

【表4】

		Later and the second	
	ロジック部 (T 3 1)	高耐圧部 (T32)	メモリセルアレイ部 (T33)
フィールド酸化膜厚	4000 Å	4000 Å	4000 Å
ゲート酸化膜厚	60 Å	250 Å	100 Å
フローティングゲート電極膜厚			1000 Å
フローティングゲート不純物濃度		·	$1 \times 10^{20} / \text{cm}^3$
層間絶縁膜厚			TBOS/Si3N4/TBOS=100/100/100 A
コントロールゲート電極膜厚	2000 Å	2000 Å	2000 Å
コントロールゲート不純物濃度	$5 \times 10^{20} / cm^3$	5×10 ²⁰ /cm ³	$5 \times 10^{20} / \text{cm}^3$
サイドウォール	1000 Å	1000 Å	1000 Å
ウエル	B 700keV 1×10 ¹⁵ /cm ²	B 700keV $1 \times 10^{15} / cm^2$	B 700keV 1×10 ¹⁵ /cm ²
チャネルカット		B 130keV 5×10 ¹² /cm ²	
チャネルドープ	B 50keV $1\times10^{13}/cm^2$		B 50keV $1\times10^{13}/\text{cm}^2$
LDD	P 30keV $1\times10^{13}/cm^2$		
ソース/ドレイン	P 50keV 5×10 ¹⁵ /cm ²		P 50keV 5×10 ¹⁵ /cm ²
熱処理		850°C 60min	. :

【0127】表4において、Nチャネル型MOSトラン ジスタT31~T33のそれぞれのゲート酸化膜の厚み は、60オングストローム、250オングストローム、 100オングストロームとなっている。

【0128】また、Nチャネル型MOSトランジスタT 32のチャネルドープ層173の不純物の不純物ドーズ 量は1×10¹²/cm²、Nチャネル型MOSトランジ スタT31およびT33のチャネルドープ層175の不 純物の不純物ドーズ量は1×1013/cm2となってい る。なお、注入不純物は何れもボロン(B)であり、注 入エネルギーは何れも50keVである。

【0129】また、図106で示したセンスアンプ部、 周辺回路部、およびメモリセルアレイ部のNチャネル型 MOSトランジスタT31~T33における、A-A' 線、B-B'線、およびC-С'線による断面部分の不 純物プロファイルを図107に示す。

【0 1 3 0】図107において、横軸に断面方向の位置 (深さ)を、縦軸に不純物濃度を示す。なお、横軸は図 50 示されるように、フラッシュメモリ部の高耐圧部の酸化

に向かって左側から順に、ゲート電極(ポリシリコン 層)、ゲート酸化膜(SiOz層)、ウエル層(バルク シリコン層)となっている。

【0131】ゲート電極における不純物濃度は表3に示 すように、何れのトランジスタにおいても同じ量で均一 になるように形成されているので、A-A'線、B-B'線、およびC-C'線は重なり合う直線(それぞれ 40 を区別するため図面的には3つの直線で示している)で 示されるが、ウエル層においては、しきい値の要求が低 い高耐圧部のトランジスタでは、チャネルドーズ量が少 なく、酸化膜ーバルク界面での不純物濃度も低い。な お、各プロファイルのピーク位置は、それぞれのチャネ ルドープ層の形成位置にほぼ等しい。

【0132】また、図108に各ゲート酸化膜の厚みを 示す。図108において、横軸左側から順にロジック 部、髙耐圧部、メモリセルアレイ部のそれぞれのNチャ ネル型MOSトランジスタを表示している。図108に

膜が最も厚く、ロジック部は、電流駆動能力向上のた め、酸化膜が最も薄くなっている。

【0133】<各トランジスタの製造方法>以下に、図 106で示したロジック部、フラッシュメモリ部の高耐 圧部およびメモリセルアレイ部のNチャネル型MOSト ランジスタT31~T33の製造方法について、図10 9~図122を用いて説明する。

【0134】まず、図109に示す工程において、P型 の半導体基板71の表面にロコス法によりLOCOS層 (フィールド酸化膜) 72を、例えば4000オングス トロームの厚さに形成する。続いて、例えばボロンイオ ンを、700keVのエネルギーで、1×1013/cm 2のドーズ量を注入することで、半導体基板71内にP 型のウエル領域171を形成する。なお、半導体基板7 1内にはPチャネル型MOSトランジスタを形成するた めにN型のウエル領域も形成されるが、説明および図示 は省略する。次に、例えばボロンイオンを、130ke Vのエネルギーで、 $5 \times 10^{12} / c m^2$ のドーズ量を注 入することで、半導体基板71内にチャネルカット層1 72を形成する。なお、チャネルカット層172は、L OCOS層72とで素子間分離領域を形成するような形 状に形成する。

【0135】次に、高耐圧部のトランジスタT32のウ エル領域171内に、最も不純物濃度の低いチャネルド ープ層173を形成する。なお、チャネルドープ層17 3の形成は、例えばボロンイオンを、50keVのエネ ルギーで、 $1 \times 10^{12} / c m^2$ のドーズ量を注入するこ とで行う。

【0136】次に、ロジック部およびメモリセルアレイ 部のトランジスタT31およびT33のウエル領域17 1内に不純物を注入し、ロジック部およびメモリセルア レイ部のトランジスタT31およびT33に合わせた不 純物濃度のチャネルドープ層175を形成する。なお、 チャネルドープ層175の形成は、例えばボロンイオン を、50 ke Vのエネルギーで、 1×10^{13} / c m²の ドーズ量を注入することで行う。

【0137】次に、図110に示す工程において、半導 体
基板
7
1
の
主面上に
トンネル酸化膜
7
3
となる酸化膜 731を熱酸化法により形成した後、その上にゲート電 極材料として、例えばドープトポリシリコン層771を 40 みは190オングストローム程度である。 CVD法にて形成する。なお、酸化膜731の厚みは1 00オングストローム程度、ドープトポリシリコン層7 71の厚みは1000オングストローム程度で、その不 **純物としてはリン(P)を使用し、濃度は1×1020/** c m³程度である。

【0138】次に、図111に示す工程において、メモ リセルアレイ部におけるドープトポリシリコン層771 の上部に選択的にレジストマスクR261を形成する。 この場合、レジストマスクR261はメモリセルアレイ 部のゲート幅方向に沿って形成される。そして、レジス 50 いので、活性層ALが露出している。

トマスクR26Iで覆われていない部分のドープトポリ シリコン層771を異方性エッチングにより除去する。 この状態を図112に示す。

30

【0139】図112は、図111を上面側(レジスト マスクR261を形成する側)から見た平面図であり、 レジストマスクR261はメモリセルアレイ部におい て、規則的に配列された矩形の島状をなすように形成さ れている。なお、レジストマスクR261は、矩形の島 状をなす活性層AL上と、その周囲のLOCOS層LL 上を覆うように形成されている。また、高耐圧部および 周辺回路部においてはレジストマスクRが形成されてい ないので、活性層ALが露出している。

【0140】次に、レジストマスクR261を除去した 後、図113に示す工程において、ドープトポリシリコ ン層771上に、フローティングゲートとコントロール ゲートとを絶縁する層間絶縁膜74となる絶縁膜741 をCVD法にて形成する。なお、この膜はTEOS膜、 窒化膜(Si3N4)、TEOS膜を順に積層した構成と なっており、それぞれの膜厚は100オングストローム である。また、層間絶縁膜74は0NO膜と呼称される 場合もある。また、絶縁膜741は高耐圧部およびロジ ック部上にも形成される。

【0141】次に、図114に示す工程において、メモ リセルアレイ部の絶縁膜741上をレジストマスクR2 62で覆い、その他の領域の絶縁膜741を全て除去す る。この場合、その他の領域においては酸化膜731も 除去する。この状態を図115に示す。

【0142】図115は、図114を上面側(レジスト マスクR262を形成する側)から見た平面図であり、 30 レジストマスクR262はメモリセルアレイ部全域を閲 うように形成されているが、高耐圧部およびロジック部 においてはレジストマスクR262が形成されていない ので、活性層ALが露出している。

【0143】次に、レジストマスクR262を除去した 後、図116に示す工程において、半導体基板71の主 面全面にゲート酸化膜75となる酸化膜751を熱酸化 法により形成する。このときメモリセルアレイ部上の絶 縁膜741は、窒化膜を含んでいるため酸化されること はなく、その厚さは保たれる。なお、酸化膜261の厚

【0144】次に、図117に示す工程において、ロジ ック部以外の領域をレジストマスクR263で覆い、ロ ジック部上の酸化膜751をウエットエッチングにより 除去する。この状態を図118に示す。

【0 1 4 5】図 1 1 8 は、図 1 1 7 を上面側 (レジスト マスクR263を形成する側)から見た平面図であり、 レジストマスクR263はメモリセルアレイ部および高 耐圧部の全域を覆うように形成されているが、ロジック 部においてはレジストマスクR263が形成されていな

【0146】次に、レジストマスクR 263を除去した後、図119に示す工程において、ゲート酸化膜76となる酸化膜761を熱酸化法により形成する。このときメモリセルアレイ部上の絶縁膜741は、窒化膜を含んでいるため酸化されることはなく、その厚さは保たれるが、高耐圧部では酸化膜751が成長し膜厚が増加することになる。なお、酸化膜761の厚みは60オングストローム程度であり、酸化膜751は250オングストローム程度に成長する。

【0147】次に、図120に示す工程において、半導体基板71の主面全面に、ゲート電極材料として、例えばドープトポリシリコン層791をCVD法にて形成する。なお、ドープトポリシリコン層791の厚みは20000オングストローム程度で、その不純物としてはリン(P)を使用し、濃度は 5×10^{20} / cm^3 程度である。

【0148】次に、図121に示す工程において、ドープトポリシリコン層791の上部にレジストマスクR264を形成してパターンニングを行う。この状態を図122に示す。

【0149】図122は、図121を上面側(レジストマスクR264を形成する側)から見た平面図であり、レジストマスクR264は、矩形状の活性領域ALに垂直になるように形成されている。

【0150】このパターンニングにより、ロジック部においては、ゲート酸化膜76およびゲート電極79を、高耐圧部においては、ゲート酸化膜75およびゲート電極79を、メモリセルアレイ部においては、トンネル酸化膜73、フローティングゲート電極77、層間絶縁膜74、コントロールゲート電極78を形成する。

【0151】次に、ロジック部、高耐圧部にイオン注入によりLDD層177を形成した後、ゲート酸化膜76 およびゲート電極79の側面、ゲート酸化膜75 およびゲート電極79の側面、トンネル酸化膜73、フローティングゲート電極77、層間絶縁膜74、コントロールゲート電極78の側面に、約1000オングストロームの厚さのサイドウォール酸化膜80を形成する。そして、サイドウォール酸化膜80をマスクとして、イオン注入によりソース・ドレイン層176を形成することで、図106に示すフラッシュメモリの構成が得られる。

【0152】ここで、LDD層177は、例えば砒素イオンを30 k e Vのエネルギーで、 1×10^{13} / c m^2 のドーズ量を注入することで形成する。また、ソース・ドレイン層126は、例えば砒素イオンを50 k e Vのエネルギーで、 5×10^{15} / c m^2 のドーズ量を注入した後、850 \mathbb{C} で30 分間アニールすることで形成する。

【 O 1 5 3 】 なお、この後に、キャパシタ形成、層間絶 縁膜の形成、配線層の形成工程等を経ることにより L O 50 GIC in FLASHが形成されるが、それらの工程の説明および図示は省略する。

【0154】 <従来のLOGIC in FLASHの問題点>以上説明したように、従来のLOGIC in

FLASHにおいては、ロジック部、高耐圧部、メモリセルアレイ部などで使用される、特性が異なるトランジスタを1チップ内に作るため、チャネルドープ層の不純物濃度をトランジスタに合わせて変えることでしまい値の調整をしていた。

【0155】しかし、チャネルドープ層の不純物濃度が高くなると、しきい値が上がるのと同時に、例えば拡散層と基板との接合部分での不純物濃度が高くなるため拡散層リークが多くなる。つまり、しきい値と拡散層リークとはトレードオフの関係を有し、しきい値が決まると漏れ電流も一義的に決定され、回路設計は両者のトレードオフ関係により制約を受けていた。

【0156】また、ロジック部では、高駆動能力を得るため他の部分よりも厚さの薄いゲート酸化膜を形成する必要がある。そのため、1チップのフラッシュメモリ内で酸化膜厚の異なる数種類のトランジスタを形成する必要から、酸化膜の形成を複数回に分けて行う場合が生じる。例えば、高耐圧部などでは、酸化膜751は、レジストマスクR263を除去する工程(図117)等を経て、酸化膜761を形成する際にさらに成長させる(図118)ことになる。すなわち、酸化膜751を2回に分けて形成することになる。このため、不純物混入の機会が増えるなどしてゲート酸化膜75の信頼性劣化が生じたり、膜厚の制御性が悪くなって、高耐圧部のNチャネル型MOSトランジスタT32の信頼性が損なわれるなどの問題が生じていた。

[0157]

【発明が解決しようとする課題】以上説明したように、1つのチップ内に複数種類のトランジスタを作り込んだ半導体装置においては、チャネルドープ層の不純物濃度をトランジスタに合わせて変えることでしきい値の調整をしていたが、しきい値と拡散層リークとはトレードオフの関係を有し、しきい値が決まると漏れ電流も一義的に決定され、回路設計は両者のトレードオフ関係により制約を受けていた。また、ゲート酸化膜の形成を複数回に分けて行う必要があり、そのため、不純物混入の機会が増えるなどしてゲート酸化膜の信頼性劣化が生じたり、膜厚の制御性が悪くなって、トランジスタの信頼性が損なわれるなどの問題が生じていた。

【0158】本発明は上記のような問題点を解消するためになされたもので、しきい値と拡散層リークとのトレードオフ関係を解消するとともに、ゲート酸化膜の形成を複数回に分けて行う必要のない半導体装置および製造方法を提供する。

[0159]

50 【課題を解決するための手段】本発明に係る請求項1記

載の半導体装置は、同一の半導体基板上に複数の部分を 備えた半導体装置であって、前記複数の部分が、第1~ 第3の種類のトランジスタのうち少なくとも1つを有 し、前記第1の種類のトランジスタは、前記半導体基板 の表面内に形成された第1導電型の第1の半導体層と、 前記第1の半導体層内に選択的に形成された第1導電型 の第1のチャネルドープ層と、前記第1の半導体層の上 部の、前記第1のチャネルドープ層に相対する位置に形 成された第1の制御電極とを備え、前記第2の種類のト ランジスタは、前記半導体基板の表面内に形成された第 1 導電型の第2の半導体層と、前記第2の半導体層内に 選択的に形成された第1導電型の第2のチャネルドープ 層と、前記第2の半導体層の上部の、前記第2のチャネ ルドープ層に相対する位置に形成された第2の制御電極 とを備え、前記第3の種類のトランジスタは、前記半導 体基板の表面内に形成された第1導電型の第3の半導体 層と、前記第3の半導体層内に選択的に形成された第1 導電型の第3のチャネルドープ層と、前記第3の半導体 層の上部の、前記第3のチャネルドープ層に相対する位 置に形成された第3の制御電極とを備え、前記第1~第 3の制御電極のうち少なくとも1つは、その内部に、深

さ方向に濃度分布を有する第2導電型の不純物層を備え

ている。

【0160】本発明に係る請求項2記載の半導体装置 は、前記第1の種類のトランジスタが、前記第1の半導 体層内に選択的に独立して形成された1対の第2導電型 の第1の半導体領域と、前記1対の第1の半導体領域の 間の前記第1の半導体層の上部に形成された第1のゲー ト酸化膜とを備え、前記第1の制御電極が、前記第1の ゲート酸化膜上に形成され、前記第1のチャネルドープ 層が、前記第1の半導体層内の前記1対の第1の半導体 領域の間に形成され、前記第2の種類のトランジスタ は、前記第2の半導体層内に選択的に独立して形成され た1対の第2導電型の第2の半導体領域と、前記1対の 第2の半導体領域の間の前記第2の半導体層の上部に形 成された第2のゲート酸化膜とを備え、前記第2の制御 電極は、前記第2のゲート酸化膜上に形成され、前記第 2のチャネルドープ層は、前記第2の半導体層内の前記 1対の第2の半導体領域の間に形成され、前記第3の種 類のトランジスタは、前記第3の半導体層内に選択的に 独立して形成された1対の第2導電型の第3の半導体領 域と、前記1対の第3の半導体領域の間の前記第3の半 導体層の上部に形成された第3のゲート酸化膜とを備 え、前記第3の制御電極は、前記第3のゲート酸化膜上 に形成され、前記第3のチャネルドープ層は、前記3の 半導体層内の前記1対の第3の半導体領域の間に形成さ れ、前記第1~第3の制御電極は、それぞれ不純物濃度 の異なる第1~第3の不純物層を備え、前記第1~第3 のゲート酸化膜は同じ厚さを有し、前記第1~第3のチ ャネルドープ層は同じ不純物濃度を有している。

34 【0161】本発明に係る請求項3記載の半導体装置 は、前記第1の種類のトランジスタが、前記第1の半導 体層内に選択的に独立して形成された1対の第2導電型 の第1の半導体領域と、前記1対の第1の半導体領域の 間の前記第1の半導体層の上部に形成された第1のゲー ト酸化膜とを備え、前記第1の制御電極は、前記第1の ゲート酸化膜上に形成され、前記第1のチャネルドープ 層は、前記第1の半導体層内の前記1対の第1の半導体 領域の間に形成され、前記第2の種類のトランジスタ は、前記第2の半導体層内に選択的に独立して形成され た1対の第2導電型の第2の半導体領域と、前記1対の 第2の半導体領域の間の前記第2の半導体層の上部に形 成された第2のゲート酸化膜とを備え、前記第2の制御 電極は、前記第2のゲート酸化膜上に形成され、前記第 2のチャネルドープ層は、前記第2の半導体層内の前記 1対の第2の半導体領域の間に形成され、前記第3の種 類のトランジスタは、前記第3の半導体層内に選択的に 独立して形成された1対の第2導電型の第3の半導体領 域と、前記1対の第3の半導体領域の間の前記第3の半 導体層の上部に形成された第3のゲート酸化膜と、前記 第3のゲート酸化膜上に形成されたフローティングゲー ト電極と、前記フローティングゲート上に形成された層 間絶縁膜とを備え、前記第3の制御電極は、前記層間絶 縁膜上に形成され、前記第3のチャネルドープ層は、前 記3の半導体層内の前記1対の第3の半導体領域の間に 形成され、前記第1~第3の制御電極は、それぞれ不純 物濃度の異なる第1~第3の不純物層を備え、前記第1 および第2のゲート酸化膜は同じ第1の厚さを有し、前 記第3のゲート酸化膜は前記第1の厚さよりも薄い第2 の厚さを有し、前記第1~第3のチャネルドープ層は同 じ不純物濃度を有している。

【0162】本発明に係る請求項4記載の半導体装置 は、前記第1の種類のトランジスタは、前記第1の半導 体層内に選択的に独立して形成された1対の第2導電型 の第1の半導体領域と、前記1対の第1の半導体領域の 間の前記第1の半導体層の上部に形成された第1のゲー ト酸化膜とを備え、前記第1の制御電極は、前記第1の ゲート酸化膜上に形成され、前記第1のチャネルドープ 層は、前記第1の半導体層内の前記1対の第1の半導体 領域の間に形成され、前記第2の種類のトランジスタ は、前記第2の半導体層内に選択的に独立して形成され た1対の第2導電型の第2の半導体領域と、前記1対の 第2の半導体領域の間の前記第2の半導体層の上部に形 成された第2のゲート酸化膜とを備え、前記第2の制御 電極は、前記第2のゲート酸化膜上に形成され、前記第 2のチャネルドープ層は、前記第2の半導体層内の前記 1対の第2の半導体領域の間に形成され、前記第3の種 類のトランジスタは、前記第3の半導体層内に選択的に 独立して形成された1対の第2導電型の第3の半導体領 50 域と、前記1対の第3の半導体領域の間の前記第3の半

導体層の上部に形成された第3のゲート酸化膜とを備え、前記第3の制御電極は、前記第3のゲート酸化膜上に形成され、前記第3のチャネルドープ層は、前記3の半導体層内の前記1対の第3の半導体領域の間に形成され、前記第1および第2の制御電極は、不純物濃度が同じ第1および第2の不純物層を備え、前記第3の制御電極は、第1および第2の不純物層より低い濃度の第3の不純物層を備え、前記第1~第3のゲート酸化膜は同じ厚さを有し、前記第1および第3のチャネルドープ層は同じ不純物濃度を有している。

【0163】本発明に係る請求項5記載の半導体装置 は、前記第1の種類のトランジスタが、前記第1の半導 体層内に選択的に独立して形成された1対の第2導電型 の第1の半導体領域と、前記1対の第1の半導体領域の 間の前記第1の半導体層の上部に形成された第1のゲー ト酸化膜とを備え、前記第1の制御電極は、前記第1の ゲート酸化膜上に形成され、前記第1のチャネルドープ 層は、前記第1の半導体層内の前記1対の第1の半導体 領域の間に形成され、前記第2の種類のトランジスタ は、前記第2の半導体層内に選択的に独立して形成され た1対の第2導電型の第2の半導体領域と、前記1対の 第2の半導体領域の間の前記第2の半導体層の上部に形 成された第2のゲート酸化膜とを備え、前記第2の制御 電極は、前記第2のゲート酸化膜上に形成され、前記第 2のチャネルドープ層は、前記第2の半導体層内の前記 1対の第2の半導体領域の間に形成され、前記第3の種 類のトランジスタは、前記第3の半導体層内に選択的に 独立して形成された1対の第2導電型の第3の半導体領 域と、前記1対の第3の半導体領域の間の前記第3の半 導体層の上部に形成された第3のゲート酸化膜と、前記 第3のゲート酸化膜上に形成されたフローティングゲー ト電極と、前記フローティングゲート上に形成された層 問絶縁膜とを備え、前記第3の制御電極は、前記層間絶 縁膜上に形成され、前記第3のチャネルドープ層は、前 記3の半導体層内の前記1対の第3の半導体領域の間に 形成され、前記第1および第3の制御電極は、不純物濃 度が同じ第1および第3の不純物層を備え、前記第2の 制御電極は、第1および第3の不純物層より低い濃度の 第2の不純物層を備え、前記第1および第2のゲート酸 化膜は同じ第1の厚さを有し、前記第3のゲート酸化膜 は前記第1の厚さよりも厚い第2の厚さを有し、前記第 1~第3のチャネルドープ層は同じ不純物濃度を有して

【0164】本発明に係る請求項6記載の半導体装置の製造方法は、同一の半導体基板上に複数の部分を備え、前記複数の部分が、第1~第3の種類のトランジスタのうち少なくとも1つを有した半導体装置の製造方法であって、前記半導体基板の表面内の前記第1~第3の種類のトランジスタが形成される位置に、それぞれ第1導電型の第1~第3の半導体層を形成する工程(a)と、前記

第1~第3の半導体層内に、それぞれイオン注入により第1導電型の第1~第3のチャネルドープ層を選択的に形成する工程(b)と、前記第1~第3の半導体層の上部の、前記第1~第3のチャネルドープ層に相対する位置に、それぞれ第1~第3の制御電極を形成する工程(c)とを備え、前記第1~第3の制御電極を形成する工程が、前記第1~第3の制御電極のうち少なくとも1つに、その内部に、深さ方向に濃度分布を有する第1導電型の不純物層を形成する工程を含んでいる。

36

【0165】本発明に係る請求項7記載の半導体装置の 製造方法は、前記工程(c)が、前記第1~第3の半導体 層の上部に酸化膜を形成する工程と、前記酸化膜上に第 1の導電層を形成する工程と、前記第1の導電層にドー ズ量nlで第2導電型の不純物を注入して、その内部 に、深さ方向に不純物が分布した第2の導電層を形成す る工程と、前記第3の回路が形成される位置の前記第2 の導電層上をマスクし、残る前記第2の導電層にドーズ 量n2で第2導電型の不純物を注入して、その内部に、 深さ方向に不純物が分布した第3の導電層を形成する工 程と、前記第2および第3の回路が形成される位置の前 記第3および第2の導電層上をマスクし、残る前記第3 の導電層にドーズ量 n 3 で第 2 導電型の不純物を注入し て、その内部に、深さ方向に不純物が分布した第4の導 電層を形成する工程と、前記第2~第4の導電層、およ び前記酸化膜をパターニングにより選択的に除去するこ とで、前記第1の半導体層上に、第1のゲート酸化膜お よび第1の制御電極を、前記第2の半導体層上に、第2 のゲート酸化膜および第2の制御電極を、前記第3の半 導体層上に、第3のゲート酸化膜および第3の制御電極 を形成する工程とを備えている。

【0166】本発明に係る請求項8記載の半導体装置の 製造方法は、前記工程(c)が、前記第1~第3の半導体 層の上部に酸化膜を形成する工程と、前記酸化膜上に第 1の導電層を形成する工程と、前記1の導電層、および 前記酸化膜をパターニングにより選択的に除去する工程 と、パターニングされた前記第1の導電層に、選択的に ドーズ量 n 1 で第 2 導電型の不純物を注入して、その内 部に、深さ方向に不純物が分布した第2の導電層を形成 する工程と、前記第3の回路が形成される位置の前記第 2の導電層上をマスクし、残る前記第2の導電層にドー ズ量n2で第2導電型の不純物を注入して、その内部 に、深さ方向に不純物が分布した第3の導電層を形成す る工程と、前記第2および第3の回路が形成される位置 の前記第3および第2の導電層上をマスクし、残る前記 第3の導電層にドーズ量 n 3で第2導電型の不純物を注 入して、その内部に、深さ方向に不純物が分布した第4 の導電層を形成する工程とを備えている。

【0167】本発明に係る請求項9記載の半導体装置の 製造方法は、前記工程(c)が、前記第1~第3の半導体 50 層の上部に第1の厚さを有した第1の酸化膜を形成する 工程と、前記第3の半導体層上の前記第1の酸化膜上に 第2導電型の不純物を均一に有した第1の導電層を選択 的に形成する工程と、前記第1の導電層上に選択的に絶 縁膜を形成するとともに、前記第1および第2の回路が 形成される位置の前記第1の酸化膜を除去する工程と、 前記第1および第2の半導体層の上部に前記第1の厚さ よりも薄い第2の厚さを有した第2の酸化膜を形成する 工程と、前記第2の酸化膜上および前記絶縁膜上に第2 の導電層を形成する工程と、前記第2の導電層にドーズ 量n1で第2導電型の不純物を注入して、その内部に、 深さ方向に不純物が分布した第3の導電層を形成する工 程と、前記第1の回路が形成される位置の前記第3の導 電層上をマスクし、残る前記第3の導電層にドーズ量 n 2で第2導電型の不純物を注入して、その内部に、深さ 方向に不純物が分布した第4の導電層を形成する工程 と、前記第1および第3の回路が形成される位置の前記 第3および第4の導電層上をマスクし、残る前記第4の 導電層にドーズ量n3で第2導電型の不純物を注入し て、その内部に、深さ方向に不純物が分布した第5の導 電層を形成する工程と、前記第3~第5の導電層、前記 第1および第2の酸化膜、前記絶縁膜をパターニングに より選択的に除去して、前記第1の半導体層上に、第1 のゲート酸化膜および第1の制御電極を、前記第2の半 導体層上に、第2のゲート酸化膜および第2の制御電極 を、前記第3の半導体層上に、第3のゲート酸化膜、フ ローティングゲート電極、層間絶縁膜、第3の制御電極 を形成する工程とを備えている。

【0168】本発明に係る請求項10記載の半導体装置 の製造方法は、前記工程(b)が、前記第1および第3の チャネルドープ層を、同じ不純物濃度となるように形成 する工程を含み、前記工程(c)は、前記第1~第3の半 導体層の上部に酸化膜を形成する工程と、前記酸化膜上 に第1の導電層を形成する工程と、前記第1の導電層に ドーズ量n1で第2導電型の不純物を注入して、その内 部に、深さ方向に不純物が分布した第2の導電層を形成 する工程と、前記第3の圓路が形成される位置の前記第 2の導電層上をマスクし、残る前記第2の導電層にドー ズ量n2で第2導電型の不純物を注入して、その内部 に、深さ方向に不純物が分布した第3の導電層を形成す る工程と、前記第2および第3の導電層、および前記酸 化膜をパターニングにより選択的に除去して、前記第1 の半導体層上に、第1のゲート酸化膜および第1の制御 電極を、前記第2の半導体層上に、第2のゲート酸化膜 および第2の制御電極を、前記第3の半導体層上に、第 3のゲート酸化膜および第3の制御電極を形成する工程 とを備えている。

【0169】本発明に係る温求項11記載の半導体装置の製造方法は、前記工程(c)が、前記第1~第3の半導体層の上部に第1の厚さを有した第1の酸化膜を形成する工程と、前記第3の半導体層上の前記第1の酸化膜上

に第2導電型の不純物を均一に有した第1の導電層を選 択的に形成する工程と、前記第1の導電層上に選択的に 絶縁膜を形成するとともに、前記第1および第2の回路 が形成される位置の前記第1の酸化膜を除去する工程 と、前記第1および第2の半導体層の上部に前記第1の 厚さよりも薄い第2の厚さを有した第2の酸化膜を形成 する工程と、前記第2の酸化膜上および前記絶縁膜上に 第2の導電層を形成する工程と、前記第2の導電層にド ーズ量 n 1 で第 2 導電型の不純物を注入して、その内部 に、深さ方向に不純物が分布した第3の導電層を形成す る工程と、前記第2の回路が形成される位置の前記第3 の導電層上をマスクし、残る前記第3の導電層にドーズ 量n2で第2導電型の不純物を注入して、その内部に、 深さ方向に不純物が分布した第4の導電層を形成する工 程と、前記第1、第3および第4の導電層、前記第1お よび第2の酸化膜、前記絶縁膜をパターニングにより選 択的に除去して、前記第1の半導体層上に、第1のゲー ト酸化膜および第1の制御電極を、前記第2の半導体層 上に、第2のゲート酸化膜および第2の制御電極を、前 記第3の半導体層上に、第3のゲート酸化膜、フローテ ィングゲート電極、層間絶縁膜、第3の制御電極を形成 する工程とを備えている。

38

【0170】本発明に係る請求項12記載の半導体装置の製造方法は、同一の半導体基板上に、第1および第2の種類のトランジスタを有した半導体装置の製造方法であって、前記半導体基板の主面上に選択的にフィールド酸化膜を形成し、前記第1および第2の種類のトランジスタが形成される第1および第2の領域を規定する工程(a)と、前記第1および第2の領域上から前記フィールド酸化膜上に制御電極となる導電層を形成する工程(c)と、前記第1および第2の領域のうち、少なくとも一方の領域上の前記導電層にソース・ドレイン層と同じ導電型の不純物を導入する工程(d)とを備えている。

【0171】本発明に係る請求項13記載の半導体装置 の製造方法は、前記工程(d)が、前記第1および第2の 領域のうち、少なくとも前記第1の領域上の前記導電層 上に、選択的にレジストを形成し、該レジストの周辺に イオン注入により前記不純物を注入する工程と、前記注 入された前記不純物を、熱拡散によって拡散させること で、前記第1および第2の領域のうち、少なくとも前記 第1の領域上の前記導電層内に、前記不純物を導入する 工程とを含む請求項12記載の半導体装置の製造方法。 【0172】本発明に係る請求項14記載の半導体装置 の製造方法は、前記工程(d)が、前記第1および第2の 領域のうち、少なくとも前記第1の領域上の前記導電層 の端縁部上から、前記フィールド酸化膜上にかけて選択 的にレジストを形成し、該レジストで覆われない前記導 電層に、イオン注入により前記不純物を注入する工程 と、前記注入された前記不純物を、熱拡散によって拡散

50

させることで、前記第1および第2の領域のうち、少な くとも前記第1の領域上の前記導電層内に、平面方向中 央部では濃度が高く、端縁部に近づくにつれて濃度が低 くなるように前記不純物を導入する工程とを含んでい

【0173】本発明に係る請求項15記載の半導体装置 の製造方法は、前記工程(c)が、前記不純物を均一に含 んだ第1の導電層と、前記不純物を含まない第2の導電 層とを積層することで、前記導電層を形成する工程(c -1)を含み、前記工程(d)が、少なくとも前記第1の 領域上の前記第1および第2の導電層において、前記第 1の導電層から前記第2の導電層に前記不純物を自然拡 散させることで、前記不純物を分布させる工程を含んで いる。

【0174】本発明に係る請求項16記載の半導体装置 の製造方法は、前記工程(c-1)が、前記第1の導電層 と前記第2の導電層との間に、前記不純物の拡散量を抑 制する拡散抑制膜を形成する工程を含んでいる。

[0175]

【発明の実施の形態】一般的にMOSトランジスタを構 成するゲート電極には、N型かP型の不純物がドープさ れている。これは、不純物をドープする事によりゲート の抵抗を下げる効果を狙ったものである。また、N型か P型かは、ウエル層のタイプによって異なる。すなわ ち、N型ウエルに対してはP型ゲート電極を、P型ウエ ルに対してはN型ゲート電極を選択することによりしき い値を低く抑える事ができる。

【0176】このように不純物ドープされた電極の形成 方法としては、大きく2つの方法がある。一つは、ドー プトポリシリコンを積層することによりゲート電極を形 成する方法である。すなわち、СVD法において、ポリ シリコンの積層材料と不純物の材料ガスとを同時に流 し、ポリシリコン層の形成と同時に、不純物をドープし てしまう方法である。この方法で形成すると、ポリシリ コン中の不純物プロファイルを一定に保つ事ができる。 このようにして形成されたMOSトランジスタMIの構 成を図1に、そのゲート電極中の不純物プロファイルを 図2に示す。

【0177】図1に示すMOSトランジスタM1のゲー ト電極GIのA-A'線での不純物濃度は、図2で示す ように、ゲート酸化膜(SiOz)Z1とゲート電極 (ポリSi) G1との界面から急激に立ち上がり、ゲー ト電極GI内においては一定値を保っている。なお、図 2においては、横軸に不純物濃度を、縦軸にΛ-Λ'線 方向の距離(深さ)を示し、図中において、Si-Si Oz界面とは、ウエル層W1とゲート酸化膜Z1との接 合面を示す。

【0178】しかし、この方法では1チップの全てのゲ ート電極に同じタイプの不純物がドープされることにな

場合、P型ウエル層内に形成されるNチャネル型MOS トランジスタのしきい値を抑えることはできるが、N型 ウエル層内に形成されるPチャネル型MOSトランジス タのしきい値は高くなる。従って、チャネル埋め込み層 を形成するなど、チャネルエンジニアリングにより、し きい値を調整する必要が生じる。

【0179】もう一方は、イオン注入技術を用いる手法 である。すなわち、ノンドープのポリシリコン層を形成 した後、不純物イオンを注入することによりゲート電極 中に不純物をドープする方法である。この手法を用いる と、例えばレジストマスクで注入領域を限定することに より容易にN型とP型のゲート電極を作り分ける事が可 能である。このようにして形成されたMOSトランジス タM2の構成を図3に、そのゲート電極中の不純物プロ ファイルを図4に示す。

【0180】図3に示すMOSトランジスタM2のゲー ト電極 G 2 の A - A'線での不純物濃度は、図 4 で示す ように、ゲート酸化膜(SiOz)Z2とゲート電極 (ポリSi) G2との界面からカーブを描いて立ち上が り、ゲート電極G2内においてピークを有し、再びカー ブを描いて立ち下がるような分布となっている。

【0181】このように、イオン注入により形成した場 合、ゲート電極内の不純物分布を一様にできず、ゲート 電極とゲート酸化膜界面で不純物濃度が低くなり、トラ ンジスタ動作時には、ゲート電極内に空乏層DPが形成 されることになる。そして、空乏層が形成されると、空 乏層内で電圧ドロップが生じるため、素子に印加される 電圧は、印加された電圧より低くなる。すなわち、酸化 膜厚が実効的に厚くなる。従って、しきい値の増加やド レイン電流の減少などの問題が生じる。

【0182】従来は、ゲート電極内に空乏層が形成され ることを防止するため、不純物濃度が高いほど空乏層は 発生しにくいことを利用して、ゲート電極内の不純物濃 度ができるだけ高くなるようにしていた。この現象を図 5 および図6に示す。

【0183】図5は、ゲート電極G3内の不純物濃度が 比較的高い場合のMOSトランジスタM3において、ゲ ート電極G3内に形成される空乏層DP1の形成状態 と、ゲート電極 G 3 の A - A '線での不純物プロファイ *40* ルを示している。

【0184】図6は、ゲート電極G4内の不純物濃度が 比較的高い場合のMOSトランジスタM4において、ゲ ート電極 G 4 内に形成される空乏層 D P 2 の形成状態 と、ゲート電極 G 4 の A ー A '線での不純物プロファイ ルを示している。

【0185】両者の比較により、ゲート電極 G4内の空 乏層 D P 2 は、ゲート電極 G 3 内の空乏層 D P 1 よりも 広い範囲に形成されていることがわかる。

【0186】本願発明はゲート電極内に形成される空乏 るため、例えばN型のドープトポリシリコンを積層した 50 層を積極的に利用するものであり、空乏層の形成範囲を

調整することにより、実効的な酸化膜厚の異なる複数種 類のトランジスタを 1 チップ内に作り込むものである。

【OI87】以下、DRAM、フラッシュメモリ、ロジックインDRAM、ロジックインフラッシュメモリを例にとって、本願発明の実施の形態を説明する。

【0188】 <実施の形態1>

<1-1.装置構成>図7に本発明に係る実施の形態 I として、複数種類のトランジスタを作り込んだDRAM 100の部分構成を示す。一般的にDRAMは、データ を蓄積するメモリセルアレイ部だけでなく、センスアン 10 プ部、周辺回路部(例えば、アドレスバッファ、Xデコ ーダ、Yデコーダ、ロウーカラムクロック回路、I/O パス回路、リフレッシュ回路など)を備えている。

【0189】いずれの部位もトランジスタにより構成されており、それぞれのトランジスタに要求される特性は異なっている。例えばしきい値を比較すると、メモリセルアレイ部のトランジスタは1V程度、周辺回路部のトランジスタは0.8V程度で、センスアンプ部のトランジスタは0.4Vにまで抑える必要が生じる。

【0190】図7においては、センスアンプ部、周辺回 20路部、メモリセルアレイ部に用いられるNチャネル型MOSトランジスタT41 \sim T43の断面をそれぞれ示している。

【0191】図7において、Nチャネル型MOSトランジスタT41~T43は同一の半導体基板1 (P型)上に形成されたP型のウエル層101内に形成されている。ウエル層101はウエル層101内に形成されたチャネルカット層102と、LOCOS層2とで素子間分離され、Nチャネル型MOSトランジスタT41~T43は、それぞれ素子間分離された領域に形成されている。

【0192】センスアンプ部のNチャネル型MOSトランジスタT41は、ウエル層101内に独立して平行に形成された1対のソース・ドレイン層106と、当該ソース・ドレイン層106の向かい合う端縁部に接して形成された1対の低ドープドレイン層(以後、LDD層と呼称)107とを備えている。

【0193】そして、LDD層107の上部にはゲート

酸化膜3が形成され、当該ゲート酸化膜3の上部にはゲート電極4Aが形成されている。また、ゲート酸化膜3 およびゲート電極4Aの側面にはサイドウォール酸化膜5が形成されている。また、ゲート電極4Aの下層のウエル層101内には、チャネルドープ層103Aが形成されている。

【0194】周辺回路部のNチャネル型MOSトランジスタT42は、ウエル層101内に独立して平行に形成された1対のソース・ドレイン層106と、当該ソース・ドレイン層106の向かい合う端縁部に接して形成された1対のLDD層107とを備えている。

【0195】そして、LDD層107の上部にはゲート酸化膜3が形成され、当該ゲート酸化膜3の上部にはゲート電極4Bが形成されている。また、ゲート酸化膜3およびゲート電極4Bの側面にはサイドウォール酸化膜5が形成されている。また、ゲート電極4Bの下層のウエル層101内には、チャネルドープ層103Bが形成されている。

【0196】メモリセルアレイ部のNチャネル型MOSトランジスタT43は、ウエル層101内に独立して平行に形成された一対のソース・ドレイン層106と、当該ソース・ドレイン層106の向かい合う端縁部に接して形成された一対のLDD層107とを備えている。

【0197】そして、ソース・ドレイン層106および LDD層107の上部にはゲート酸化膜3が形成され、 当該ゲート酸化膜3の上部にはゲート電極4Cが形成されている。また、ゲート酸化膜3およびゲート電極4C の側面にはサイドウォール酸化膜5が形成されている。また、ゲート電極4Cの下層のウエル層101内には、 30 チャネルドープ層103Cが形成されている。なお、メモリセルアレイ部はゲートアレイ構造となっており、隣合うゲートどうしが1のソース・ドレイン層106を共有する構造となっており、その構造が連続して配設された構成となっている。

【0198】なお、表5にNチャネル型MOSトランジスタT41~T43の構成諸元を示す。

[0199]

【表5】

·	-		* *
	センスアンプ部 (T41)	周辺回路部 (T 4 2)	メモリセルアレイ部 (T43)
フィールド酸化膜厚	4000 Å	4000 Å	4000 Å
ゲート酸化膜厚	100 Å	100 Å	100 Å
ゲート電板膜厚	2000 Å	2000 Å	2000 Å
サイドウォール	1000 Å	1000 Å	1000 Å

										· · · · · · · · · · · · · · · · · · ·
ウエル	В	700keV	$1\times10^{13}/cm^2$	В	700keV	1×10 ¹³	$/cn^2$	В	700keV	$1\times10^{13}/\mathrm{cm}^2$
チャネルカット	В	130keV	$5\times10^{12}/\mathrm{cm}^2$	В	130keV	5×10 ¹²	/cm ²	В	130keV	$5\times10^{12}/cm^2$
チャネルドープ	В	50keV	$1\times10^{12}/\mathrm{cm}^2$	В	50keV	1×10^{12}	$/cm^2$	В	50keV	$1\times10^{12}/cm^2$
LDD	As	30keV	$1 \times 10^{13} / \text{cm}^2$	As	30keV	1×10^{13}	/cm ²	As	30keV	$1\times10^{13}/cm^2$
ソース/ドレイン	As	50keV	$5\times10^{15}/cm^2$	As	50keV	5×10 ¹⁵	$/cm^2$	As	50keV	$5 \times 10^{15} / cm^2$
ゲート注入	As	30keV	5×10^{15} /cm ²	As	30keV	3×10 ¹⁵	$/cn^2$	As	30keV	$1\times10^{15}/\mathrm{cm}^2$
				1						/ VA

	** 1	
- 1	熱処 理	000'0 00-1-
- 1	mi Az ras	850°C 60min

【0200】表5において、Nチャネル型MOSトランジスタ $T41\sim T43$ のそれぞれのゲート電極形成時の不純物ドーズ量は、 $5\times 10^{15}/c$ m^2 、 $3\times 10^{15}/c$ c m^2 、 $1\times 10^{15}/c$ m^2 となっている。なお、注入不純物は何れもヒ素(As)であり、注入エネルギーは何れも30keVである。

【0202】図8において、横軸に断面方向の位置(深さ)を、縦軸に不純物濃度を示す。なお、横軸は図に向かって左側から順に、ゲート電極(ポリシリコン圏)、ゲート酸化膜(SiO2層)、ウエル層(バルクシリコン層)となっている。

【0203】表5に示すように、Nチャネル型MOSト 30 ランジスタT41 \sim T430グート電極4A \sim 4Cにおいては、不純物ドーズ量がそれぞれ異なっているので、不純物濃度もそれぞれ異なり、しきい値が高い事を期待される順に、ゲート電極中の不純物濃度は低く構成されている。すなわち、A-A' 線で示すようにセンスアンプ部のトランジスタT41' が最も高く、周辺回路部のトランジスタT42' (B-B' 線)、メモリセルアレイ部のトランジスタT43' (C-C' 線)の順に濃度が低くなっている。なお、Nチャネル型MOSトランジスタT41 \sim T43'0+7+1+1+103+2+1+1+103+103+104+1+1+104

【0204】このため、メモリセルアレイ部では、ゲート電極において空乏層が最も広くなり、酸化膜の実効的な厚さが最も厚くなり、しきい値が高くなる。

【0205】図9に各ゲート酸化膜の実際の厚みと、実 酸化法により形成した後、 効的な厚みを示す。図9において、横軸左側から順にセ て、 (ノンドープ) ポリシンスアンプ部、周辺回路部、メモリセルアレイ部のそれ 形成する。なお、酸化膜3ぞれのNチャネル型MOSトランジスタを示している。 ローム程度、ポリシリコン図9から明らかなように、各ゲート酸化膜の実効的な厚 50 グストローム程度である。

みは、センスアンプ部、周辺回路部、メモリセルアレイ 部の順に厚くなっている。

【0.206】 < 1-2. 製造方法>以下に、図7に示したDRAM100を構成するセンスアンプ部、周辺回路部、およびメモリセルアレイ部のNチャネル型MOSトランジスタT41~T43の製造方法について、図10~図15を用いて説明する。

【0207】まず、図10に示す工程において、P型の半導体基板1の表面にロコス法によりLOCOS層(フィールド酸化膜)2を、例えば4000オングストロームの厚さに形成する。続いて、例えばボロンイオンを、700keVのエネルギーで、1×10¹³/cm²のドーズ量を注入することで、半導体基板1内にP型のウエル領域101を形成する。なお、半導体基板1内にはPチャネル型MOSトランジスタを形成するためにN型のウエル領域も形成されるが、説明および図示は省略する。次に、例えばボロンイオンを、130keVのエネルギーで、5×10¹²/cm²のドーズ量を注入することで、半導体基板1内にチャネルカット層102を形成する。なお、チャネルカット層102は、LOCOS層2とで素子間分離領域を形成するような形状に形成する。

【0208】次に、ウエル領域 101 内の所定位置に、後にチャネルドープ層 $103A\sim103$ Cとなるチャネルドープ層 100 を形成する。このとき、周辺回路部およびメモリセルアレイ部のトランジスタ T2 および T3 の形成領域にもチャネルドープ層 100 が形成される。なお、チャネルドープ層 100 の形成は、例えばボロンイオンを、50 ke V のエネルギーで、 1×10^{12} cm² のドーズ量を注入することで行う。

【0209】次に、図11に示す工程において、半導体基板1の主面上にゲート酸化膜3となる酸化膜31を熱酸化法により形成した後、その上にゲート電極材料として、(ノンドープ)ポリシリコン暦42をCVD法にて形成する。なお、酸化膜31の厚みは100オングストローム程度、ポリシリコン層42の厚みは2000オングストローム程度である。

【0210】次に、図12に示す工程において、不純物 濃度が最も低い、メモリセルアレイ部のNチャネル型MOSトランジスタT43のゲート電極に合わせて、ポリシリコン層42に不純物イオンを注入し、ドープトポリシリコン層42Cを形成する。このとき、周辺回路部およびメモリセルアレイ部にもドープトポリシリコン層42Cが形成される。なお、ドープトポリシリコン層42Cの形成は、例えばヒ素イオンを、30keVのエネルギーで、 $1\times10^{15}/cm^2$ のドーズ量を注入することで行う。

【0211】次に、図13に示す工程において、メモリセルアレイ部の上部にレジストマスクR204を形成し、センスアンプ部および周辺回路部のドープトポリシリコン層 42 に選択的に不純物を追加注入し、周辺回路部のN チャネル型MOS トランジスタT42 に合わせた不純物濃度のドープトポリシリコン層 42 Bを形成する。なお、ドープトポリシリコン層 42 Bの形成は、例えばヒ素イオンを、30 ke Vのエネルギーで、 2×10^{15} c m^2 のドーズ量を注入することで行う。

【0212】次に、レジストマスクR204を除去した後、図14に示す工程において、メモリセルアレイ部および周辺回路部の上部にレジストマスクR205を形成し、センスアンプ部のドープトポリシリコン層42Bに選択的に不純物を追加注入し、センスアンプ部のNチャネル型MOSトランジスタT41に合わせた不純物濃度のドープトポリシリコン層42Aを形成する。なお、ドープトポリシリコン層42Aの形成は、例えばヒ素イオンを、30keVのエネルギーで、2×10¹⁵/cm²のドーズ量を注入することで行う。

【0213】次に、図15に示す工程において、ドープトポリシリコン層42A~42Cの上部にレジストマスクR203を形成し、パターンニングによりゲート電極4A~4Cおよびゲート酸化膜3を形成する。

【0214】次に、センスアンプ部、周辺回路部、メモリセルアレイ部にイオン注入によりLDD層107を形成した後、ゲート酸化膜3およびゲート電極4A~4Cの側面に、約1000オングストロームの厚さのサイドウォール酸化膜5を形成する。そして、サイドウォール酸化膜5を形成する。そして、サイドウォール酸化膜5を形成することで、図7に示すDRAML00の構成が得られる。

【0215】ここで、LDD 層107 は、例えば砒素 (As) イオンを30keV のエネルギーで、 1×10^{13} $/ cm^2$ のドーズ 量を注入することで形成する。また、ソース・ドレイン 層106 は、例えば砒素イオンを 50keV のエネルギーで、 5×10^{15} $/ cm^2$ のドーズ量を注入した後、850 \mathbb{C} で 60 分間 アニールすることで形成する。

【0216】なお、この後に、キャパシタ形成、層間絶ってゲート電極およびゲート酸化膜を成形する。その後縁膜の形成、配線層の形成工程等を経ることによりDR 50 に、メモリセルアレイ部のNチャネル型MOSトランジ

【0217】<1-3.特徴的作用効果>以上説明したように本発明に係る実施の形態1のDRAM100は、特性の異なる複数種類のトランジスタ(例えば、要求スペックの異なる)に対して、ゲート電極の不純物濃度をそれぞれ変えることでゲート酸化膜の実効的な厚みを変えてしきい値を設定する構成となっている。従って、チャネルドープ層の不純物濃度をトランジスタの特性に合わせて変える必要がなく、拡散層からの漏れ電流(拡散層リーク)を最小限に抑制できる濃度に固定することができる。

【0218】従って、チャネルドープ層の不純物濃度は拡散層リークを最小にするように設定し、しきい値はゲート電極の不純物濃度により設定することで、しきい値と拡散層リークとのトレードオフ関係を打開(ブレークスルー)することができ、回路設計の制約を解消することができる。

【0219】また、ゲート電極の不純物濃度をそれぞれ変えることは、半導体基板内に形成されたチャネルドープ層の不純物濃度を変える場合に比べて、他の構成に及ぼす影響が少なくて済む。すなわち、半導体基板内にイオンを注入する場合、特に高ドーズの注入を行う場合には、半導体基板の結晶性を劣化させる要因となる。しかし、本発明では最外層に位置するゲート電極にイオンを注入するので、上記のような問題は発生しない。不純物がゲート酸化膜に到達しないように注入飛程を設定すれば良い。

【0220】なお、以上の説明においては、チャネルドープ層103A~103Cの不純物濃度は同一としたが、必ずしも同一である必要はない。例えば、ゲート電極の不純物濃度をそれぞれ変えるだけでは、しきい値を十分に調整できない場合には、チャネルドープ層103A~103Cの不純物濃度を変更することで、しきい値を調整しても良い。この場合、補助的に利用するだけなので不純物濃度増加は少なく、拡散層リークが大幅に増えることも、イオン注入により半導体基板の結晶性が劣化することもない。

【0221】<1-4. 変形例>図10~図15を用いて説明した実施の形態1のDRAM100の製造方法においては、ドープトポリシリコン暦41A~41Cを形成した後に、図15に示す工程において、パターンニングによりゲート電極4A~4Cおよびゲート酸化膜3を形成する例を示したが、パターンニングによりゲート電極を成形した後に不純物注入を行っても良い。

【0222】すなわち、図15に示す工程においてポリシリコン暦42を形成した後に、ポリシリコン暦42上に所定のレジストマスクを形成し、パターンニングを行ってゲート電極およびゲート酸化膜を成形する。その後に、メモリセルアレイ圏のNチャネル型MOSトランジ

スタT43のゲート電極に合わせて、ポリシリコン層4 2に不純物イオンを注入する。その後、メモリセルアレ イ部、周辺回路部のゲート電極上に順次レジストマスク を形成し、不純物を追加注入することでゲート電極 4 A 4 Cを形成する。

【0223】このような工程にすることで、ゲート電極 の成形に際してのエッチングにおいて、ゲート電極中に 不純物が導入されていないのでエッチングが容易とな る。すなわち、エッチングレートはポリシリコンに含ま れる不純物濃度によって変化する。特に、イオン注入を 10 た1対のLDD層 127とを備えている。 行った場合、ゲート電極の深さ方向に不純物分布がで き、場所によってエッチングレートが変化することにな る。この場合、エッチング速度を調整しないと、エッチ ングレートの差異により、エッチング面に凸凹が生じる などの問題が発生するが、本工程ではノンドープのポリ シリコンをエッチングするので、そのような問題は発生 しない。

【0224】また、ポリシリコン層への不純物注入の条 件(エネルギー、ドーズ量)と、LDD層を形成するた めの不純物注入の条件とを合わせることができる場合に は、メモリセルアレイ部のNチャネル型MOSトランジ スタのゲート電極を形成するのと同時にLDD層も形成 することができ、製造工程を短縮することができる。

【0225】なお、以上説明した本発明に係る実施の形 態1では、単結晶基板上に各種トランジスタを形成する 構成について示したが、SOI (silicon on insulato r) 基板上に各種トランジスタを形成する場合であって も、同様の作用効果を得ることができる。

【0226】<実施の形態2>

<2-1. 装置構成>図16に本発明に係る実施の形態 30 2として、複数種類のトランジスタを作り込んだフラッ シュメモリ200の部分構成を示す。一般的に、DRA Mに比べてフラッシュメモリの異なる点は、例えば10 Vといった高い電圧を書込動作や消去動作で用いること である。このため、フラッシュメモリは、データを蓄積 するメモリセルアレイ部だけでなく、XデコーダーやY デコーダーなど昇圧後に使われる高耐圧部、周辺回路部 (例えば、アドレスバッファ、ロウ/カラムクロック 部、I/Oパス部、データレジスタ部センスアンプ部、 動作制御部)なども備えている。いずれの部位もトラン ジスタにより構成されているが、使用電圧の差異によ り、複数種類の特性の異なるトランジスタが必要とな

【0227】図16においては、高耐圧部、周辺回路 部、メモリセルアレイ部に用いられるNチャネル型MO SトランジスタT51~T53の断面をそれぞれ示して いる。

【0228】図16において、Nチャネル型MOSトラ ンジスタT51~T53は同一の半導体基板21(P 型)上に形成されたP型のウエル層121内に形成され 50 ている。ウエル層121は、ウエル層121内に形成さ れたチャネルカット層122と、LOCOS層22とで 素子間分離され、Nチャネル型MOSトランジスタT5 1~T53は、それぞれ素子間分離された領域に形成さ れている。

【0229】高耐圧部のNチャネル型MOSトランジス タT51は、ウエル層121内に独立して平行に形成さ れた1対のソース・ドレイン層126と、当該ソース・ ドレイン層126の向かい合う端縁部に接して形成され

【0230】そして、LDD層127の上部にはゲート 酸化膜25Aが形成され、当該ゲート酸化膜25Aの上 部にはゲート電極29Aが形成されている。また、ゲー ト酸化膜25Aおよびゲート電極29Aの側面にはサイ ドウォール酸化膜30が形成されている。また、ゲート 電極29Aの下層のウエル層121内には、チャネルド ープ層123が形成されている。

【0231】周辺回路部のNチャネル型MOSトランジ スタT52は、ウエル層121内に独立して平行に形成 された1対のソース・ドレイン層126と、当該ソース 20 ・ドレイン層126の向かい合う端縁部に接して形成さ れた1対のLDD層127とを備えている。

【0232】そして、LDD層127の上部にはゲート 酸化膜25Aが形成され、当該ゲート酸化膜25Aの上 部にはゲート電極29Bが形成されている。また、ゲー ト酸化膜25Aおよびゲート電極29Bの側面にはサイ ドウォール酸化膜30が形成されている。また、ゲート 電極29Bの下層のウエル層121内には、チャネルド ープ層124が形成されている。

【0233】メモリセルアレイ部のNチャネル型MOS トランジスタT53は、ウエル層121内に独立して平 行に形成された一対のソース・ドレイン層126を備 え、ソース・ドレイン層126の端縁部上部にはトンネ ル酸化膜23が形成され、当該トンネル酸化膜23の上 部にはフローティングゲート電極27、層間絶縁膜(O NO膜) 24、コントロールゲート電極29 Cが順次形 成されている。

【0234】また、トンネル酸化膜23、フローティン グゲート電極27、層間絶縁膜24、コントロールゲー ト電極290の側面にはサイドウォール酸化膜30が形 成されている。

【0235】また、フローティングゲート電極27の下 層のウエル層121内には、チャネルドープ層125が 形成されている。なお、メモリセルアレイ部はゲートア レイ構造となっており、隣合うゲートどうしが1のソー ス・ドレイン層126を共有する構造となっており、そ の構造が連続して配設された構成となっている。

【0236】表6にNチャネル型MOSトランジスタT 51~T53の構成諸元を示す。

[0237]

【表6】

	高耐圧部 (T51)	周辺回路部 (T52)	メモリセルアレイ部 (T53)
フィールド酸化膜厚	4000 Å	4000 Å	4000 Å
ゲート酸化膜厚	80 Å	80 Å	100 Å
フローティングゲート電極膜厚			1000 Å
フローティングゲート不純物濃度			1×10 ²⁰ /cm ³
層間絶縁膜厚			TEOS/Si3N4/TEOS-100/100/100
コントロールゲート電極膜厚	2000 Å	2000 Å	2000 Å
サイドウォール	2000 Å	2000 Å	2000 Å
ウエル	B 700keV 1×10 ¹³ /cm	² B 700keV 1×10 ¹³ /cm	2 B 700keV 1×10 ¹³ /cm ²
チャナルカット	12 /	2	

ウエル	B 700keV $1 \times 10^{13} / \text{cm}^2$ B 700keV $1 \times 10^{13} / \text{cm}^2$ B 700keV $1 \times 10^{13} / \text{cm}^2$
チャネルカット	B 130keV $5 \times 10^{12} / \text{cm}^2$ B 130keV $5 \times 10^{12} / \text{cm}^2$ B 130keV $5 \times 10^{12} / \text{cm}^2$
チャネルドープ	B 50keV $5 \times 10^{12} / \text{cm}^2$ B 50keV $5 \times 10^{12} / \text{cm}^2$ B 50keV $5 \times 10^{12} / \text{cm}^2$
LDD	As $30\text{keV} \ 1 \times 10^{13}/\text{cm}^2$ As $30\text{keV} \ 1 \times 10^{13}/\text{cm}^2$
ソース/ドレイン	As 50keV $5 \times 10^{15}/\text{cm}^2$ As 50keV $5 \times 10^{15}/\text{cm}^2$ As 50keV $5 \times 10^{15}/\text{cm}^2$
ゲート往入	As $30\text{keV} 5 \times 10^{14}/\text{cm}^2$ As $30\text{keV} 5 \times 10^{15}/\text{cm}^2$ As $30\text{keV} 1 \times 10^{15}/\text{cm}^2$

			
熬処理	950.0	60-:-	
	. 850 C	60 na in	

【0238】表6に示すように、フラッシュメモリ20 0において特徴的なのは、高耐圧部のNチャネル型MO SトランジスタT51のゲート電極29Aの不純物濃度 が最も低く、メモリセルアレイ部のNチャネル型MOS トランジスタT53のコントロールゲート電極29C、 周辺回路部のNチャネル型MOSトランジスタT52の ゲート電極29Bの順に不純物濃度が高くなっている点 である。

【0239】図16で示した高耐圧部、周辺回路部、お よびメモリセルアレイ部のNチャネル型MOSトランジ スタT51~T53における、A-A'線、B-B' 線、およびC-С 線による断面部分の不純物プロファ 30 イルを図17に示す。

【0240】図17において、横軸に断面方向の位置 (深さ)を、縦軸に不純物濃度を示す。なお、メモリセ ルアレイ部のNチャネル型MOSトランジスタT53の 構成順序を図面上部に、他のMOSトランジスタの構成 順序を図面横軸に示す。

【0241】図面上部において、図に向かって左側から 順に、コントロールゲート電極(ポリシリコン層)、層 間絶縁膜(ONO膜)、フローティングゲート電極(ポ リシリコン層)、トンネル酸化膜(SiOz層)、ウエ ル層(バルクシリコン層)となっている。

【0242】また、図面横軸において、図に向かって左 側から順に、ゲート電極(ポリシリコン層)、ゲート酸 化膜(SiOz層)、ウエル層(バルクシリコン層)と なっている。

【0243】図17において、B-B'線で示すよう に、周辺回路部においてゲート電極中の不純物濃度が最 も高く、A-A'線で示す高耐圧部のゲート電極中の不 純物濃度が最も低くなっている。

ート電極において空乏層が最も広くなり、酸化膜の実効 20 的な厚さが最も厚くなり、高い電圧にも耐えることがで

【0245】図18に各ゲート酸化膜の実際の厚みと、 実効的な厚みを示す。図18において、横軸左側から順 に高耐圧部、周辺回路部、メモリセルアレイ部のそれぞ れのNチャネル型MOSトランジスタを示している。な おメモリセルアレイ部においてはトンネル酸化膜をゲー ト酸化膜として取り扱う。図18から明らかなように、 各ゲート酸化膜の実効的な厚みは、高耐圧部において特 に厚くなっている。

【0246】また、図17に示すように、高耐圧部(A - A′線)、周辺回路部(B-B′線)、メモリセルア レイ部(C-C・線)の何れのトランジスタにおいて も、チャネルドープ層の不純物プロファイルは同じであ る。

【0247】なお、メモリセルアレイ部のNチャネル型 MOSトランジスタT53のフローティングゲート電極 はCVD法で形成するため、不純物プロファイルは一定

【0248】<2-2. 製造方法>以下に、図16で示 40 した高耐圧部、周辺回路部、およびメモリセルアレイ部 のNチャネル型MOSトランジスタT51~T53の製 造方法について、図19~図32を用いて説明する。

【0249】まず、図19に示す工程において、P型の 半導体基板21の表面にロコス法によりLOCOS層 (フィールド酸化膜) 22を、例えば4000オングス トロームの厚さに形成する。続いて、例えばボロンイオ ンを、700kcVのエネルギーで、1×10¹³/cm 2のドーズ量を注入することで、半導体基板21内にP 型のウエル領域 121を形成する。なお、半導体基板 2 【0244】このため、高耐圧部では、コントロールゲ 50 1内には Pチャネル型MOSトランジスタを形成するた

【0250】次に、ウエル領域121内の高耐圧部、周辺回路部、メモリセルアレイ部のそれぞれの所定位置に、チャネルドープ層120を形成する。なお、チャネルドープ層120の形成は、例えばボロンイオンを、50keVのエネルギーで、 $5 \times 10^{12} / c \text{ m}^2$ のドーズ量を注入することで行う。

【0251】次に、図20に示す工程において、半導体基板21の主面上にトンネル酸化膜23となる酸化膜231を熱酸化法により形成した後、その上にゲート電極材料として、例えばドープトポリシリコン層271をCVD法にて形成する。なお、酸化膜231の厚みは100オングストローム程度、ドープトポリシリコン層271の厚みは1000オングストローム程度で、その不純物としてはリン(P)を使用し、濃度は $1 \times 10^{20}/c$ m³程度である。

【0252】次に、図21に示す工程において、メモリセルアレイ部におけるドープトポリシリコン圏271の上部に選択的にレジストマスクR221を形成する。この場合、レジストマスクR221はメモリセルアレイ部のゲート幅方向に沿って形成される。そして、レジストマスクR221で覆われていない部分のドープトポリシリコン圏271を異方性エッチングにより除去する。この状態を図22に示す。

【0253】図22は、図21を上面側(レジストマスクR221を形成する側)から見た平面図であり、レジストマスクR221はメモリセルアレイ部において、規則的に配列された矩形の島状をなすように形成されている。なお、レジストマスクR221は、矩形の島状をなす活性層AL上と、その周囲のLOCOS層LL上を覆うように形成されている。また、高耐圧部および周辺回路部においてはレジストマスクが形成されていないので、活性層ALが露出している。

【0254】次に、レジストマスクR221を除去した 40 後、図23に示す工程において、ドープトポリシリコン層271上、フローティングゲートとコントロールゲートとを絶縁する層間絶縁膜24となる絶縁膜241をC V D法にて形成する。層間絶縁膜24はONO膜と呼称される場合もある。絶縁膜241は高耐圧部および周辺回路部上にも形成される。なお、この膜はTEOS(tetraethyl orthosilicate)膜、窒化膜(Si3N4)、TEOS膜を順に積層した構成となっており、それぞれの膜厚は100オングストロームである。

【0255】次に、図24に示す工程において、メモリー50 を、30 k e Vのエネルギーで、 $4 \times 10^{15} / c$ m^2 の

セルアレイ部の絶縁膜241上をレジストマスクR222で覆い、その他の領域の絶縁膜241を全て除去する。この場合、その他の領域においては酸化膜231も除去する。この状態を図25に示す。

52

【0256】図25は、図24を上面側(レジストマスクR222を形成する側)から見た平面図であり、レジストマスクR222はメモリセルアレイ部全域を覆うように形成されているが、高耐圧部および周辺回路部においてはレジストマスクR222が形成されていないので、活性層 ALが露出している。

【0257】次に、レジストマスクR222を除去した後、図26に示す工程において、半導体基板21の主面全而にゲート酸化膜25Aとなる酸化膜251Aを熱酸化法により形成する。このときメモリセルアレイ部上の絶縁膜241は、窒化膜を含んでいるため酸化されることはなく、その厚さは保たれる。なお、酸化膜251Aの厚みは80オングストローム程度である。

【0258】次に、図27に示す工程において、半導体 基板21の主面全面に、ゲート電極材料として、(ノン ドープ)ポリシリコン層280をCVD法にて形成す る。なお、ポリシリコン層280の厚みは2000オン グストローム程度である。

【0259】次に、図28に示す工程において、不純物 濃度が最も低い、高耐圧部のNチャネル型MOSトランジスタT51のゲート電極に合わせて、ポリシリコン層 280に不純物イオンを注入し、ドープトポリシリコン層 280 Aを形成する。このとき、周辺回路部およびメモリセルアレイ部にもドープトポリシリコン層 280 Aが形成される。なお、ドープトポリシリコン層 280 Aの形成は、例えばヒ素イオンを、30kcVのエネルギーで、5×1014/cm²のドーズ量を注入することで行う。

【0260】次に、図29に示す工程において、高耐圧 部の上部にレジストマスクR225を形成し、周辺回路 部およびメモリセルアレイ部のドープトポリシリコン層 280 Aに選択的に不純物を追加注入し、メモリセルア レイ部のNチャネル型MOSトランジスタT53に合わ せた不純物濃度のドープトポリシリコン層280Cを形 成する。なお、ドープトポリシリコン層2800の形成 は、例えばヒ素イオンを、30keVのエネルギーで、 $5 \times 1.0^{14} / c m^2$ のドーズ量を注入することで行う。 【0261】次に、レジストマスクR225を除去した 後、図30に示す工程において、メモリセルアレイ部お よび高耐圧部の上部にレジストマスクR226を形成 し、周辺回路部のドープトポリシリコン層280Cに選 択的に不純物を追加注入し、周辺回路部のNチャネル型 MOSトランジスタT52に合わせた不純物濃度のドー プトポリシリコン層280Bを形成する。なお、ドープ トポリシリコン層280日の形成は、例えばヒ素イオン

20

ドーズ量を注入することで行う。

【0262】次に、レジストマスクR 226を除去した後、図31に示す工程において、ドープトポリシリコン層 280A ~ 280 C の上部にレジストマスクR 227を形成してパターンニングを行う。この状態を図32に示す。

【0263】図32は、図31を上而側(レジストマスクR227を形成する側)から見た平面図であり、レジストマスクR227は、矩形状の活性領域ALに垂直になるように形成されている。

【0264】このパターンニングにより、高耐圧部においては、ゲート酸化膜25Aおよびゲート電極29Aを、周辺回路部においては、ゲート酸化膜25Aおよびゲート電極29Bを、メモリセルアレイ部においては、トンネル酸化膜23、フローティングゲート電極27、層間絶縁膜24、コントロールゲート電極29Cを形成する。

【0265】次に、高耐圧部、周辺回路部にイオン注入によりLDD層127を形成した後、ゲート酸化膜25Aおよびゲート電極29Aの側面、ゲート酸化膜25Aおよびゲート電極29Bの側面、トンネル酸化膜23、フローティングゲート電極27、層間絶縁膜24、コントロールゲート電極29Cの側面に、約1000オングストロームの厚さのサイドウォール酸化膜30を形成する。そして、サイドウォール酸化膜30をマスクとして、イオン注入によりソース・ドレイン層126を形成することで、図16に示すフラッシュメモリの構成が得られる。

【0266】 ここで、LDD層127は、例えば砒素イオンを30 k e Vのエネルギーで、 1×10^{13} / c m² のドーズ量を注入することで形成する。また、ソース・ドレイン層126は、例えば砒素イオンを50 k e Vのエネルギーで、 5×10^{15} / c m²のドーズ量を注入した後、850 \mathbb{C} で 60 分間アニールすることで形成する。

【0267】なお、この後に、キャパシタ形成、層間絶縁膜の形成、配線層の形成工程等を経ることによりフラッシュメモリが形成されるが、それらの工程の説明および図示は省略する。

【0268】<2-3.特徴的作用効果>以上説明したように本発明に係る実施の形態2のフラッシュメモリ200は、特性の異なる複数種類のトランジスタ(例えば、要求スペックの異なる)に対して、ゲート電極の不純物濃度をそれぞれ変えることでゲート酸化膜の実効的な厚みを変える構成となっている。従って、耐電圧の異なるトランジスタのゲート酸化膜の厚さを、それぞれ異なった厚さに形成する必要がなくなる。

【0269】また、ゲート酸化膜の実効的な厚みを変え 要求されるセンスアンプ部などが含まれている。つまることで、しきい値を設定することができるので、チャ り、1チップのLOGIC in DRAMにおいてネルドープ層の不純物濃度をトランジスタの特性に合わ 50 は、特性の異なる数種類のトランジスタが必要となる。

せて変える必要がなく、拡散層からの漏れ電流(拡散層 リーク)を最小限に抑制できる濃度に固定することがで きる。

【0270】従って、チャネルドープ層の不純物濃度は拡散層リークを最小にするように設定し、耐電圧特性やしきい値はゲート電極の不純物濃度により調整することで、耐電圧についての要求を満足するとともに、しきい値と拡散層リークとのトレードオフ関係を打開(ブレークスルー)することができ、回路設計の制約を解消することができる。

【0271】また、厚さの異なるゲート酸化膜を形成する場合でも、ゲート酸化膜の実効的な厚みを変えることで、ゲート酸化膜の種類を削減することができる。従って、ゲート酸化膜の製造工程を簡略化できるとともに、信頼性に優れ、膜厚の制御性が良好なゲート酸化膜を得ることができる。

【0272】すなわち、図16に示す構成においては、 高耐圧部および周辺回路部のトランジスタにおけるゲート酸化膜の厚みは同じであるので、ゲート酸化膜の種類は2種類となる。そして、酸化膜を形成する工程は、酸化膜231を形成する工程(図23)と、酸化膜251 Aを形成する工程(図26)だけであり、いずれの工程も1回の熱酸化工程で形成しているので、図78~図9 1を用いて説明した従来の製造方法のように、1つの酸化膜の形成を複数回に分けて行う必要はなく、不純物混入や膜厚の制御性の低下を心配する必要はない。

【0273】なお、以上説明した本発明に係る実施の形態2では、単結晶基板上に各種トランジスタを形成する構成について示したが、SOI (silicon on insulato r) 基板上に各種トランジスタを形成する場合であっても、同様の作用効果を得ることができる。

【0274】<実施の形態3>

<3-1.装置構成>図33に本発明に係る実施の形態3として、ロジック回路を有したDRAM(以後、LOGIC in DRAMと呼称)300の部分構成を示す。

【0275】LOGIC in DRAMは、ロジック 回路を同一チップ内に作りこむことにより、独立した別 チップとして作られたDRAMとロジック回路とを組み 合わせて使用するより、高性能かつ低コストを実現できる装置である。

【0276】一般的に、LOGIC in DRAMはロジック部とDRAM部とに大別される。ここで、ロジック部では、高速であること、すなわち、高駆動能力と低容量であることが求められている。また、DRAM部には先に実施の形態1で説明したように、低リーク電流が求められるメモリセルアレイ部や、低電圧での動作が要求されるセンスアンプ部などが含まれている。つまり、1チップのLOGIC in DRAMにおいては、特性の異なる数種類のトランジスタが必要となる

【0277】図33においては、ロジック部、センスアンプ部、メモリセルアレイ部に用いられるNチャネル型 MOSトランジスタT61~T63の断面をそれぞれ示している。

【0278】図33において、Nチャネル型MOSトランジスタT61~T63は同一の半導体基板51(P型)上に形成されたP型のウエル層151内に形成されている。ウエル層151はウエル層151内に形成されたチャネルカット層152と、LOCOS層52とで素子問分離され、Nチャネル型MOSトランジスタT61~T63は、それぞれ素子間分離された領域に形成されている。

【0279】ロジック部のNチャネル型MOSトランジスタT61は、ウエル層151内に独立して平行に形成された1対のソース・ドレイン層156と、当該ソース・ドレイン層156の向かい合う端縁部に接して形成された1対のLDD層157とを備えている。

【0280】そして、LDD層157の上部にはゲート酸化膜53形成され、当該ゲート酸化膜53の上部にはゲート電極55Aが形成されている。また、ゲート酸化 20膜53およびゲート電極55Aの側面にはサイドウォール酸化膜56が形成されている。また、ゲート電極55Aの下層のウエル層151内には、チャネルドープ層155Aが形成されている。

【0281】センスアンプ部のNチャネル型MOSトランジスタT62は、ウエル層151内に独立して平行に形成された1対のソース・ドレイン層156と、当該ソース・ドレイン層156の向かい合う端縁部に接して形*

*成された1対のLDD層157とを備えている。

【0282】そして、LDD層157の上部にはゲート酸化膜53が形成され、当該ゲート酸化膜53の上部にはゲート電極55Aが形成されている。また、ゲート酸化膜53およびゲート電極55Aの側面にはサイドウォール酸化膜56が形成されている。また、ゲート電極55Aの下層のウエル層151内には、チャネルドープ層154が形成されている。

【0283】メモリセルアレイ部のNチャネル型MOS

56

トランジスタT63は、ウエル層151内に独立して平行に形成された一対のソース・ドレイン層156と、当該ソース・ドレイン層156の向かい合う端縁部に接して形成された一対のLDD層157とを備えている。【0284】そして、ソース・ドレイン層156およびLDD層157の上部にはゲート酸化膜53が形成されている。また、ゲート酸化膜53が形成されている。また、ゲート酸化膜53およびゲート電極55Bの側面にはサイドウォール酸化膜56が形成されている。また、ゲート電極55Bの下層のウエル層151内には、チャネルドープ層155Aが形成されている。なお、メモリセルアレイ部はゲートアレイ構造となっており、隣合うゲートどうしが1のソース・ドレイン層156を共有する構造となっており、その構造が連続して配設された構成となっている。

【0285】なお、表7にNチャネル型MOSトランジスタT61~T63の構成諸元を示す。

[0286]

【表7】

- 1 - /EI I O O	TO SAME TO SAM				
-	ロジック部(T61)	センスアンプ部 (T62)	メモリセルアレイ部(T63)		
フィールド酸化膜厚	4000 Å	4000 Å	4000 Å		
ゲート酸化膜厚	60 Å	60 Å	60 Å-		
ゲート 電極膜厚	2000 Å	2000 Å	2000 Å		
サイドウォール	1000 Å	1000 Å	1000 Å		
ウエル	B 700keV 1×10 ¹⁵ /cm ²	B 700keV 1×10 ¹⁵ /cm ²	B 700keV 1×10 ¹⁵ /cm ²		
チャネルカット	B 130keV 5×10 ¹² /cm ²	B 130keV $5 \times 10^{12} / \text{cm}^2$	B 130keV $5 \times 10^{12} / \text{cm}^2$		
チャネルドープ	B 50keV $5\times10^{12}/\text{cm}^2$	B 50keV 1×10 ¹² /cm ²	B 50keV $5\times10^{12}/cm^2$		
LDD	As $30\text{keV} 1 \times 10^{13} \text{/cm}^2$	As $30 \text{keV} 1 \times 10^{13} / \text{cm}^2$	As $30 \text{keV} \ 1 \times 10^{13} / \text{cm}^2$		
ソース/ドレイン		As 50keV $5 \times 10^{15} / \text{cm}^2$	As 50keV $5 \times 10^{15} / \text{cm}^2$		
ゲート注入		As $30 \text{keV} 5 \times 10^{15} / \text{cm}^2$	As $30 \text{keV} 1 \times 10^{15} / \text{cm}^2$		
熱処理		850°C 60min			

【0287】表7において、N チャネル型MOS トランジスタT61~T63 のそれぞれのチャネルドープ層形成時の不純物ドーズ量は、 $5 \times 10^{12} / c$ m²、 $1 \times 10^{12} / c$ m²、 $5 \times 10^{12} / c$ m²となっている。なお、注入不純物は何れもボロン(B)であり、注入エネルギーは何れも50keVである。

【0288】また、Nチャネル型MOSトランジスタT61~T63のそれぞれのゲート酸化膜の厚みは、何れも60オングストロームとなっている。

【0289】また、Nチャネル型MOSトランジスタT61~T63のそれぞれのゲート電極形成時の不純物ドーズ量は、 5×10^{15} / c m^2 、 5×10^{15} / c m^2 となっている。なお、注入不純物は何れもヒ素(As)であり、注入エネルギーは何れも30 ke Vである。

【0290】図33で示したロジック部、センスアンプ 部、メモリセルアレイ部のNチャネル型MOSトランジ 50 スタT61~T63における、A-A 線、B-B

線、および C-C'線による断面部分の不純物プロファ イルを図34に示す。

【0291】図34において、横軸に断面方向の位置 (深さ)を、縦軸に不純物濃度を示す。なお、横軸は図 に向かって左側から順に、ゲート電極(ポリシリコン 層)、ゲート酸化膜(SiO2層)、ウエル層(バルク シリコン層)となっている。

【0292】ゲート電極における不純物濃度は表7に示 すように、トランジスタT61およびT62において同 一となるように形成されているので、Λ-Λ'線、B-B' は重なり合い、ウエル層内のチャネルドープ層の不 純物濃度は、トランジスタT61およびT63において 同一となるように形成されているので、A-A'線、C -C' は重なり合っている。なお、しきい値の要求が低 いセンスアンプ部のトランジスタでは、チャネルドーズ 量が少なく、酸化膜ーバルク界面での不純物濃度も低

【0293】また、図35に各ゲート酸化膜の実際の厚 みと、実効的な厚みを示す。図35において、横軸左側 から順にロジック部、センスアンプ部、メモリセルアレ イ部のそれぞれのNチャネル型MOSトランジスタを表 示している。図35に示されるように、何れのトランジ スタにおいても実際の厚みは同じであるが、図35から 明らかなように、各ゲート酸化膜の実効的な厚みは、メ モリセルアレイ部において特に厚くなっている。

【0294】<3-2、製造方法>以下に、図33で示 したロジック部、DRAM部のセンスアンプ部およびメ モリセルアレイ部のNチャネル型MOSトランジスタT 61~T63の製造方法について、図36~図41を用 いて説明する。

【0295】まず、図36に示す工程において、P型の 半導体基板51の表面にロコス法によりLOCOS層 (フィールド酸化膜)52を、例えば4000オングス トロームの厚さに形成する。続いて、例えばボロンイオ ンを、700ke Vのエネルギーで、1×10¹³/cm ²のドーズ量を注入することで、半導体基板51内にP 型のウエル領域151を形成する。なお、半導体基板5 1内にはPチャネル型MOSトランジスタを形成するた めにN型のウエル領域も形成されるが、説明および図示 は省略する。次に、例えばボロンイオンを、130ke Vのエネルギーで、5×10¹²/c m²のドーズ量を注 入することで、半導体基板1内にチャネルカット層15 2を形成する。なお、チャネルカット層152は、LO COS層2とで素子間分離領域を形成するような形状に 形成する。

【0296】次に、ウエル領域151内の所定位置に、 センスアンプ部のトランジスタT62に合わせた最も不 純物濃度の低いチャネルドープ層150を形成する。こ のとき、ロジック部およびメモリセルアレイ部のトラン プ層 150 が形成される。なお、チャネルドープ層 15 0の形成は、例えばボロンイオンを、50keVのエネ ルギーで、1×10¹²/cm²のドーズ量を注入するこ とで行う。

58

【0297】次に、図37に示す工程において、センス アンプ部の上部にレジストマスクR251を形成し、ロ ジック部およびメモリセルアレイ部のチャネルドープ層 150に選択的に不純物を追加注入し、ロジック部およ びメモリセルアレイ部のトランジスタT61およびT6 3に合わせた不純物濃度のチャネルドープ層 1 5 0 Aを 形成する。なお、チャネルドープ層150Aの形成は、 例えばボロンイオンを、50keVのエネルギーで、4 $\times 10^{12}$ /cm²のドーズ量を注入することで行う。

【0298】次に、図38に示す工程において、半導体 基板51の主面上にゲート酸化膜53となる酸化膜53 1を熱酸化法により形成した後、その上にゲート電極材 料として、(ノンドープ)ポリシリコン層550をCV D法にて形成する。なお、酸化膜531の厚みは60オ ングストローム程度、ポリシリコン層550の厚みは2 000オングストローム程度である。

【0299】次に、図39に示す工程において、不純物 濃度が最も低い、メモリセルアレイ部のNチャネル型M OSトランジスタT63のゲート電極に合わせて、ポリ シリコン層550に不純物イオンを注入し、ドープトポ リシリコン層550Bを形成する。このとき、ロジック 部およびセンスアンプ部にもドープトポリシリコン層 5 50Bが形成される。なお、ドープトポリシリコン層 5 50Bの形成は、例えばヒ素イオンを、30keVのエ ネルギーで、 $1 \times 10^{15} / c m^2$ のドーズ量を注入する ことで行う。

【0300】次に、図40に示す工程において、メモリ セルアレイ部の上部にレジストマスクR255を形成 し、ロジック部およびセンスアンプ部のドープトポリシ リコン層550Bに選択的に不純物を追加注入し、ロジ ック部およびセンスアンプ部のNチャネル型MOSトラ ンジスタT61およびT62に合わせた不純物濃度のド ープトポリシリコン層550Aを形成する。なお、ドー プトポリシリコン層550Aの形成は、例えばヒ素イオ ンを、30keVのエネルギーで、4×1015/cm2 40 のドーズ量を注入することで行う。

【0301】次に、図41に示す工程において、ドープ トポリシリコン層550Aおよび550Bの上部にレジ ストマスクR256を形成し、パターンニングによりゲ ート電極55A、55Bおよびゲート酸化膜53を形成 する。

【0302】次に、ロジック部、センスアンプ部、メモ リセルアレイ部にイオン注入によりLDD層157を形 成した後、ゲート酸化膜53およびゲート電極55A、 55Bの側面に、約1000オングストロームの厚さの ジスタT61およびT63の形成領域にもチャネルドー 50 サイドウォール酸化膜56を形成する。そして、サイド ウォール酸化膜56をマスクとして、イオン注入により ソース・ドレイン層 I56を形成することで、図33に 示すLOGIC inDRAM300の構成が得られ る。

【0303】ここで、LDD層157は、例えば砒素 (As) イオンを30keVのエネルギーで、 1×10^{13} / cm^2 のドーズ間を注入することで形成する。また、ソース・ドレイン層156は、例えば砒素イオンを50keVのエネルギーで、 5×10^{15} / cm^2 のドーズ間を注入した後、850 \mathbb{C} で 30 分間アニールすることで形成する。

【0304】なお、この後に、キャパシタ形成、層間絶縁膜の形成、配線層の形成工程等を経ることによりLOGIC in DRAMが形成されるが、それらの工程の説明および図示は省略する。

【0305】<3-3.特徴的作用効果>以上説明したように本発明に係る実施の形態3のLOGIC in DRAM300は、特性の異なる複数種類のトランジスタ (例えば、要求スペックの異なる)に対して、ゲート電極の不純物濃度およびチャネルドープ層の不純物濃度 20を変えることでゲート酸化膜の実効的な厚みを変えてしきい値を設定する構成となっている。

【0306】すなわち、図34に示すように、不純物濃度の低いメモリセルアレイ部では、ゲート電極内に広い範囲で空乏層が形成され、酸化膜厚が実効的に厚くなって、しきい値が高くできる。

【0307】また、図34に示すように、センスアンプ部においては、チャネルドープ層の不純物濃度を他よりも低くすることで、拡散層からの漏れ電流(拡散層リーク)を最小限に抑制することができる。

【0308】このように、チャネルドープ層の不純物濃度は拡散層リークを最小にするように設定し、しきい値はゲート電極の不純物濃度により設定することで、しきい値と拡散層リークとのトレードオフ関係を打開(プレークスルー)することができ、回路設計の制約を解消することができる。

【0309】なお、以上説明した本発明に係る実施の形態3では、単結晶基板上に各種トランジスタを形成する構成について示したが、SOI(silicon on insulator)基板上に各種トランジスタを形成する場合であっても、同様の作用効果を得ることができる。

【0310】<実施の形態4>

<4-1. 装置構成>図42に本発明に係る実施の形態4として、ロジック回路を行したフラッシュメモリ(以後、LOGIC in FLASHと呼称)400の部分構成を示す。

【0311】一般に、LOGIC in FLASIIは、ロジック部とフラッシュメモリ部とに大別され、ロジック部では、高速であること、すなわち、高駆動能力と低容量であることが求められている。

【0312】また、フラッシュメモリ部では、高電圧が印加される高耐圧部やトンネル酸化膜に高い信頼性が求められるセルアレイ部などを有している。つまり、1チップのLOGIC in FLASH内で特性の異なる・数種類のトランジスタが必要となる。

60

【0313】図42においては、ロジック部、高耐圧部、メモリセルアレイ部に用いられるNチャネル型MOSトランジスタT71~T73の断面をそれぞれ示している。

【0314】図42において、Nチャネル型MOSトランジスタT71~T73は同一の半導体基板71(P型)上に形成されたP型のウエル層171内に形成されている。ウエル層171は、ウエル層171内に形成されたチャネルカット層172と、LOCOS層72とで素子間分離され、Nチャネル型MOSトランジスタT71~T73は、それぞれ素子間分離された領域に形成されている。

【0315】ロジック部のNチャネル型MOSトランジスタT71は、ウエル層171内に独立して平行に形成された1対のソース・ドレイン層176と、当該ソース・ドレイン層176の向かい合う端縁部に接して形成された1対のLDD層177とを備えている。

【0316】そして、LDD層177の上部にはゲート酸化膜76が形成され、当該ゲート酸化膜76の上部にはゲート電極79Aが形成されている。また、ゲート酸化膜76およびゲート電極79Aの側面にはサイドウォール酸化膜80が形成されている。また、ゲート電極79Aの下層のウエル層171内には、チャネルドープ層173が形成されている。

30 【0317】フラッシュメモリ部における高耐圧部のN チャネル型MOSトランジスタT72は、ウエル層17 1内に独立して平行に形成された1対のソース・ドレイン層176と、当該ソース・ドレイン層176の向かい 合う端縁部に接して形成された1対のLDD層177と を備えている。

【0318】そして、LDD層177の上部にはゲート酸化膜76が形成され、当該ゲート酸化膜76の上部にはゲート電極79Bが形成されている。また、ゲート酸化膜76およびゲート電極79Bの側面にはサイドウォール酸化膜80が形成されている。また、ゲート電極79Bの下層のウエル層171内には、チャネルドープ層173が形成されている。

【0319】フラッシュメモリ部におけるメモリセルアレイ部のNチャネル型MOSトランジスタT73は、ウエル層171内に独立して平行に形成された一対のソース・ドレイン層176の端縁部上部にはトンネル酸化膜73が形成され、当該トンネル酸化膜73の上部にはフローティングゲート電極77、層間絶縁膜74、コントロールゲート電極7509 ∧が順次形成されている。

40

【0320】また、トンネル酸化膜73、フローティン グゲート電極77、層間絶縁膜74、コントロールゲー ト電極79Aの側面にはサイドウォール酸化膜80が形 成されている。

【0321】また、フローティングゲート電極77の下 層のウエル層171内には、チャネルドープ層173が 形成されている。なお、メモリセルアレイ部はゲートア* *レイ構造となっており、隣合うゲートどうしが1のソー ス・ドレイン層176を共有する構造となっており、そ の構造が連続して配設された構成となっている。

【0322】表8にNチャネル型MOSトランジスタT 71~T73の構成諸元を示す。

[0323]

【表8】

	7-7 -		
	ロジック部(T71)	高耐圧部(T72)	メモリセルアレイ部 (T73)
フィールド酸化膜厚	4000 Å	4000 Å	4000 Å
フローティングゲート酸化膜厚	50 Å	50 Å	100 Å
フローティングゲート電極膜厚			1000 Å
フローティングゲート不純物濃度			$1 \times 10^{20} / \text{cm}^3$
層間絶縁膜厚			TEOS/Si3N4/TEOS=100/100/100
コントロールゲート電極膜厚	2000 Å	2000 Å	2000 Å
サイドウォール	1000 Å	1000 Å	1000 Å
ウエル	B 700keV 1×10 ¹⁵ /cm ²	B 700keV 1×10 ¹⁵ /cm ²	B 700keV 1×10 ¹⁵ /cm ²
チャネルカット	B 130keV $5 \times 10^{12} / \text{cm}^2$	B 130keV 5×10 ¹² /cm ²	B 130keV $5\times10^{12}/\text{cm}^2$
チャネルドープ		n 501 W 4 1 12 4 2	12 2

	15 700kev 1×10 Cm 18 700kev 1×10- Cm 18 700kev 1×10-5 Cm
チャネルカット	B 130keV 5×10^{12} /cm ² B 130keV 5×10^{12} /cm ² B 130keV 5×10^{12} /cm ²
チャネルドープ	B 50keV $1\times10^{12}/\text{cm}^2$ B 50keV $1\times10^{12}/\text{cm}^2$ B 50keV $1\times10^{12}/\text{cm}^2$
LDD	P 30keV 1×10 ¹³ /cm ² P 30keV 1×10 ¹³ /cm ² ·
ソース/ドレイン	P 50keV 5×10^{15} cm ² P 50keV 5×10^{15} cm ² P 50keV 5×10^{15} cm ²
ゲート往入	As $30\text{keV} 5 \times 10^{15}/\text{cm}^2$ As $30\text{keV} 5 \times 10^{14}/\text{cm}^2$ As $30\text{keV} 5 \times 10^{15}/\text{cm}^2$

did to see			
無処理	850°C	60m i n	
L	850 C	CONTIN	. '

【0324】表8において、Nチャネル型MOSトラン ジスタT71~T73のそれぞれのゲート酸化膜の厚み は、50オングストローム、50オングストローム、1 00オングストロームとなっている。

【0325】また、Nチャネル型MOSトランジスタT 71~T73のそれぞれのチャネルドープ層形成時の不 30 純物ドーズ量は、何れも 1 × 1 0 12 / c m² となってい る。なお、注入不純物は何れもボロン(B)であり、注 入エネルギーは何れも50keVである。

【0326】また、Nチャネル型MOSトランジスタT 71~T73のそれぞれのゲート電極形成時の不純物ド ーズ量は、 $5 \times 10^{15} / \text{cm}^2$ 、 $5 \times 10^{14} / \text{cm}^2$ 、5 ×1015/cm²となっている。なお、注入不純物は何 れもヒ素(As)であり、注入エネルギーは何れも30 keVである。

【0327】また、図42で示したロジック部、高耐圧 40 きる。 部、およびメモリセルアレイ部のNチャネル型MOSト ランジスタT71~T73における、A-A'線、B-B'線、およびC-C'線による断面部分の不純物プロ ファイルを図13に示す。

【0328】図43において、横軸に断面方向の位置 (深さ)を、縦軸に不純物濃度を示す。なお、メモリセ ルアレイ部のNチャネル型MOSトランジスタT73の 構成順序を図面上部に、他のMOSトランジスタの構成 順序を図面横軸に示す。

順に、コントロールゲート電極(ポリシリコン層)、層 間絶縁膜(ONO膜)、フローティングゲート電極(ポ リシリコン層)、トンネル酸化膜(SiOz層)、ウエ ル層(バルクシリコン層)となっている。

【0330】また、図面横軸において、図に向かって左 側から順に、ゲート電極(ポリシリコン層)、ゲート酸 化膜(SiO2層)、ウエル層(バルクシリコン層)と なっている。

【0331】図43において、C-C'線で示すよう に、メモリセルアレイ部においてゲート電極中の不純物 濃度が最も高く、B-B'線で示す高耐圧部のゲート電 極中の不純物濃度が最も低くなっている。

【0332】このため、高耐圧部では、コントロールゲ ート電極において空乏層が最も広くなり、酸化膜の実効 的な厚さが最も厚くなり、高い電圧にも耐えることがで

【0333】図44に各ゲート酸化膜の実際の厚みと、 実効的な厚みを示す。図44において、横軸左側から順 にロジック部、高耐圧部、メモリセルアレイ部のそれぞ れのNチャネル型MOSトランジスタを示している。図 4 4 から明らかなように、各ゲート酸化膜の実効的な厚 みは、高耐圧部において特に厚くなっている。

【0334】また、図43に示すように、ロジック部 (A-A'線)、高耐圧部(B-B'線)、メモリセル アレイ部(C-C)線)の何れのトランジスタにおいて 【0329】図面上部において、図に向かって左側から 50 も、チャネルドープ層の不純物プロファイルは同じであ

る。

【0335】なお、メモリセルアレイ部のNチャネル型 MOSトランジスタT73のフローティングゲート電極 はCVD法で形成するため、不純物プロファイルは一定

【0336】<4-2. 製造方法>以下に、図42で示 したロジック部、フラッシュメモリ部のセンスアンプ部 およびメモリセルアレイ部のNチャネル型MOSトラン ジスタT71~T73の製造方法について、図45~図 57を用いて説明する。

【0337】まず、図45に示す工程において、P型の 半導体基板71の表面にロコス法によりLOCOS層 (フィールド酸化膜) 72を、例えば4000オングス トロームの厚さに形成する。続いて、例えばボロンイオ ンを、700keVのエネルギーで、1×10¹³/cm ²のドーズ量を注入することで、半導体基板 7 1 内に P 型のウエル領域171を形成する。なお、半導体基板7 1内にはPチャネル型MOSトランジスタを形成するた めにN型のウエル領域も形成されるが、説明および図示 は省略する。次に、例えばボロンイオンを、130ke Vのエネルギーで、5×10¹²/c m²のドーズ量を注 入することで、半導体基板71内にチャネルカット層1 72を形成する。なお、チャネルカット層172は、L 〇 С 〇 S 層 7 2 とで素子間分離領域を形成するような形 状に形成する。

【0338】次に、ウエル領域171内にチャネルドー プ層173を形成する。なお、チャネルドープ層173 の形成は、例えばボロンイオンを、50keVのエネル ギーで、1×1012/cm2のドーズ量を注入すること

【0339】次に、図46に示す工程において、半導体 基板71の主面上にトンネル酸化膜73となる酸化膜7 3.1 を熱酸化法により形成した後、その上にゲート電極 材料として、例えばドープトポリシリコン層771をC VD法にて形成する。なお、酸化膜731の厚みは10 0オングストローム程度、ドープトポリシリコン層77 1の厚みは1000オングストローム程度で、その不純 物としてはリン(P)を使用し、濃度は1×1020/c m³程度である。

【0340】次に、図47に示す工程において、メモリ セルアレイ部におけるドープトポリシリコン層771の 上部に選択的にレジストマスクR271を形成する。こ の場合、レジストマスクR271はメモリセルアレイ部 のゲート幅方向に沿って形成される。そして、レジスト マスクR271で覆われていない部分のドープトポリシ リコン層771を異方性エッチングにより除去する。こ の状態を図48に示す。

【0341】図48は、図47を上面側(レジストマス) クR271を形成する側)から見た平面図であり、レジ

則的に配列された矩形の島状をなすように形成されてい る。なお、レジストマスクR271は、矩形の島状をな す活性層AL上と、その周囲のLOCOS層LL上を覆 うように形成されている。また、髙耐圧部およびロジッ ク部においてはレジストマスクが形成されていないの で、活性層ALが露出している。

【0342】次に、レジストマスクR271を除去した 後、図49に示す工程において、ドープトポリシリコン 層771上に、フローティングゲートとコントロールゲ ートとを絶縁する層間絶縁膜74となる絶縁膜741を CVD法にて形成する。なお、この膜はTEOS膜、窒 化膜(Si3N4)、TEOS膜を順に積層した構成とな っており、それぞれの膜厚は100オングストロームで ある。また、絶縁膜741は高耐圧部およびロジック部 上にも形成される。

【0343】次に、図50に示す工程において、メモリ セルアレイ部の絶縁膜741上をレジストマスクR27 2で覆い、その他の領域の絶縁膜741を全て除去す る。この場合、その他の領域においては酸化膜731も 除去する。この状態を図51に示す。

【0344】図51は、図50を上面側(レジストマス クR272を形成する側)から見た平面図であり、レジ ストマスクR272はメモリセルアレイ部全域を覆うよ うに形成されているが、高耐圧部およびロジック部にお いてはレジストマスクR272が形成されていないの で、活性層ALが露出している。

【0345】次に、レジストマスクR272を除去した 後、図52に示す工程において、半導体基板71の主面 全面にゲート酸化膜76となる酸化膜761を熱酸化法 により形成する。このときメモリセルアレイ部上の絶縁 膜741は、窒化膜を含んでいるため酸化されることは なく、その厚さは保たれる。なお、酸化膜761の厚み は50オングストローム程度である。

【0346】次に、図53に示す工程において、半導体 基板71の主面全面に、ゲート電極材料として、(ノン ドープ) ポリシリコン層790をCVD法にて形成す る。なお、ポリシリコン層7900の厚みは2000オ ングストローム程度である。

【0347】次に、図54に示す工程において、不純物 濃度が最も低い、高耐圧部のNチャネル型MOSトラン ジスタT72のゲート電極に合わせて、ポリシリコン層 790に不純物イオンを注入し、ドープトポリシリコン 層790Bを形成する。このとき、ロジック部およびメ モリセルアレイ部にもドープトポリシリコン層790B が形成される。なお、ドープトポリシリコン層790B の形成は、例えばヒ素イオンを、30keVのエネルギ ーで、 $5 \times 10^{14} / \text{cm}^2$ のドーズ量を注入することで

【0348】次に、図55に示す工程において、高耐圧 ストマスクR271はメモリセルアレイ部において、規 50 部の上部にレジストマスクR275を形成し、ロジック

部およびメモリセルアレイ部のドープトポリシリコン層 790 Bに選択的に不純物を追加注入し、ロジック部お よびメモリセルアレイ部のNチャネル型MOSトランジ スタT71およびT733に合わせた不純物濃度のドー プトポリシリコン層790Aを形成する。なお、ドープ トポリシリコン層790Aの形成は、例えばヒ素イオン を、30keVのエネルギーで、4.5×1015/cm 2のドーズ量を注入することで行う。

【0349】次に、レジストマスクR275を除去した 後、図56に示す工程において、ドープトポリシリコン 10 層790Aおよび790Bの上部にレジストマスクR2 76を形成してパターンニングを行う。この状態を図5 7に示す。

【0350】図57は、図56を上面側(レジストマス クR276を形成する側)から見た平面図であり、レジ ストマスクR276は、矩形状の活性領域ALに垂直に なるように形成されている。

【0351】このパターンニングにより、ロジック部に おいては、ゲート酸化膜76およびゲート電極79A を、髙耐圧部においては、ゲート酸化膜76およびゲー ト電極79Bを、メモリセルアレイ部においては、トン ネル酸化膜73、フローティングゲート電極77、層間 絶縁膜74、コントロールゲート電極79Aを形成す る。

【0352】次に、ロジック部および髙耐圧部にイオン 注入によりLDD層 177を形成した後、ゲート酸化膜 76およびゲート電極79Aの側面、ゲート酸化膜76 およびゲート電極79Bの側面、トンネル酸化膜73、 フローティングゲート電極77、層間絶縁膜74、コン トロールゲート電極29Aの側面に、約1000オング ストロームの厚さのサイドウォール酸化膜80を形成す る。そして、サイドウォール酸化膜80をマスクとし て、イオン注入によりソース・ドレイン層176を形成 することで、図42に示すフラッシュメモリの構成が得

【0353】ここで、LDD層177は、例えば砒素イ オンを30keVのエネルギーで、1×1013/cm2 のドーズ量を注入することで形成する。また、ソース・ ドレイン層176は、例えば砒素イオンを50keVの エネルギーで、5×10¹⁵/cm²のドーズ量を注入し た後、850℃で30分間アニールすることで形成す る。

【0354】なお、この後に、キャパシタ形成、層間絶 縁膜の形成、配線層の形成工程等を経ることによりLO GIC in FLASHが形成されるが、それらの工 程の説明および図示は省略する。

【0355】<4-3.特徴的作用効果>以上説明した ように本発明に係る実施の形態4のLOGIC in FLASH400は、特性の異なる複数種類のトランジ

ト電極の不純物濃度を変えることでゲート酸化膜の実効 的な厚みを変えてしきい値を設定する構成となってい

【0356】すなわち、図43に示すように、不純物濃 度の低い高耐圧部では、ゲート電極内に広い範囲で空乏 層が形成され、酸化膜厚が実効的に厚くなって、しきい 値を高くできる。

【0357】また、ゲート酸化膜の実効的な厚みを変え ることで、しきい値を設定することができるので、チャ ネルドープ層の不純物濃度をトランジスタの特性に合わ せて変える必要がなく、拡散層からの漏れ電流(拡散層 リーク)を最小限に抑制できる濃度に固定することがで

【0358】従って、チャネルドープ層の不純物濃度は 拡散層リークを最小にするように設定し、耐電圧特性や しきい値はゲート電極の不純物濃度により調整すること で、耐電圧についての要求を満足するとともに、しきい 値と拡散層リークとのトレードオフ関係を打開(ブレー クスルー)することができ、回路設計の制約を解消する ことができる。

【0359】また、厚さの異なるゲート酸化膜を形成す る場合でも、ゲート酸化膜の実効的な厚みを変えること で、ゲート酸化膜の種類を削減することができる。従っ て、ゲート酸化膜の製造工程を簡略化できるとともに、 信頼性に優れ、膜厚の制御性が良好なゲート酸化膜を得 ることができる。

【0360】すなわち、図42に示す構成においては、 ロジック部および高耐圧部のトランジスタにおけるゲー ト酸化膜の厚みは同じであるので、ゲート酸化膜の種類 は2種類となる。そして、酸化膜を形成する工程は、酸 化膜731を形成する工程(図46)と、酸化膜761 を形成する工程(図52)だけであり、いずれの工程も 1回の熱酸化工程で形成しているので、図109~図1 22を用いて説明した従来の製造方法のように、1つの 酸化膜の形成を複数回に分けて行う必要はなく、不純物 混入や膜厚の制御性の低下を心配する必要はない。

【0361】なお、以上説明した本発明に係る実施の形 態4では、単結晶基板上に各種トランジスタを形成する 構成について示したが、SOI (silicon on insulato 40 r) 基板上に各種トランジスタを形成する場合であって も、本発明を適用することで同様の作用効果を得ること ができる。

【0362】<本発明のその他の適用例>以上説明した 本発明に係る実施の形態1~4では、DRAM、フラッ シュメモリ、LOGIC in DRAM、LOGIC in FLASHを例として説明したが、本願発明の 技術的思想の適用はこれらの半導体装置に限られない。 すなわち、制御電極内の不純物層の不純物濃度を調整す ることで、制御電極内の空乏層の厚みを任意に設定し、 スタ(例えば、要求スペックの異なる)に対して、ゲー 50 ゲート酸化膜の実効的な厚みを変えてしきい値を任意に 設定することができるので、共通した1の基板上に形成 される各部分のトランジスタにおいて、ゲート酸化膜の 厚みは共通で、ゲート酸化膜の実効的な厚みを変える必 要がある場合や、ゲート酸化膜の厚みはそれぞれ異なっ ても良いが、チャネルドープ層の濃度は同じにする必要 がある場合には、本願発明を適用することで、所望の効 果を得ることができる。

【0363】また、実施の形態1~4では、それぞれ共 通した1の基板上の3つの部分において、それぞれ特性 が異なるトランジスタを使用する例を示したが、これ は、3つの部分にそれぞれ1種類のトランジスタしか使 用しないということではない。例えば、LOGICi n DRAMを例にとれば、ロジック部で2種類あるい はもっと多ぐの種類のトランジスタを使用しても良い し、センスアンプ部でも2種類あるいはもっと多くの種 類のトランジスタを使用する構成であっても良い。ま た、ロジック部では2種類、メモリセルアレイ部では1 種類のトランジスタを使用する構成であっても良い。

【0364】また、ロジック部、高耐圧部、センスアン プ部、メモリセルアレイ部などのように装置構成を明確 20 に区分できないような半導体装置であっても、特性の異 なる複数の種類のトランジスタを必要とする構成におい ては、本願発明は有効である。

【0365】また、使用するトランジスタの種類は3種 類である必要はない。3種類以上、あるいは、2種類の 特性の異なるトランジスタを使用する構成であっても良 い。

【0366】これら種々の構成においても、制御電極内 の不純物層の不純物濃度を調整し、ゲート酸化膜の厚 み、チャネルドープ層の濃度の組み合わせを適宜選択す ることで、所望の効果を得ることができる。

【0367】また、1種類のトランジスタしか有さない 半導体装置においても、ゲート酸化膜の実効的な厚みを 変えてしきい値を任意に設定したい場合には有効であ

【0368】 <実施の形態5>以上説明した本発明に係 る実施の形態1~4においては、DRAM、フラッシュ メモリ、LOGIC in DRAM、LOGIC i n FLASHの、センスアンプ部、周辺回路部、メモ リセルアレイ部、高耐圧部において、それらを構成する MOSトランジスタのゲート電極に不純物を注入した例 について説明したが、ゲート電極に不純物を導入するこ とで発生する空乏層の利用は、上述した部位に限定され るものではない。

【0369】すなわち、本願発明は1つのチップ内に複 数種類のトランジスタを作り込む必要のある半導体装置 おいて行効である。以下、本発明に係る実施の形態5に ついて説明する。

【0370】図58に、一般的な降圧回路を示す。この

出力する回路で、電源電位Vccと接地電位GNDとの間 に直列に接続されたPMOSトランジスタQIおよびN MOSトランジスタQ2と、電源電位Vccと接地電位G NDとの間に直列に接続されたダイオードD1およびD 2と、ダイオードD1およびD2の接続点ND1に接続 された入力パッドNDとを備えている。なお、ダイオー ドDIのカソードは電源電位Vccに、アノードはダイオ ードD2のカソードに接続され、ダイオードD2のアノ ードは接地電位GNDに接続されている。そして、接続 点NDIは、PMOSトランジスタQIおよびNMOS トランジスタQ2のゲート電極に共通に接続される接続 点ND2に接続され、PMOSトランジスタQ1および NMOSトランジスタQ2の接続点ND3は、3.3V で動作する回路系(以後、3.3 V系回路と呼称) LC に接続されている。

【0371】このような構成の降圧回路において、PM OSトランジスタQ1およびNMOSトランジスタQ2 のゲート電極には、入力パッドNDから5Vの信号が与 えられることになる(以後、5V系回路HCと呼称)。 一方、3.3 V系回路LCを構成するMOSトランジス タのゲート電極には、5V系回路HCの出力である3. 3 V が与えられることになる。

【0372】このように、ゲート電極に与えられる電圧 が異なる回路系においては、それらを構成するMOSト ランジスタのゲート酸化膜の厚さは、それぞれ異なって いる必要がある。なぜなら、5V系回路HCのMOSト ランジスタのゲート酸化膜の厚さを、3.3V系回路し CのMOSトランジスタのゲート酸化膜と同じにする と、絶縁能力の点で問題が発生する。逆に、3.3 V系 回路LCのMOSトランジスタのゲート酸化膜の厚さ を、5V系回路HCのMOSトランジスタのゲート酸化 膜と同じにすると、3.3 V系回路 L CのMOSトラン ジスタの動作速度が遅くなり、動作特性の点で問題が発 生する。

【0373】そこで、従来はゲート酸化膜の厚さがそれ ぞれ異なったMOSトランジスタを形成していた。従っ て、厚さが異なるゲート酸化膜を形成するための工程が 必要になり、製造工程が複雑になるという問題があっ た。

【0374】しかし、本願発明によれば5V系回路HC と3. 3 V 系回路 L C とでゲート酸化膜の厚さを変える 必要はなく、製造工程を簡略化できる。

【0375】<5ー1.装置構成>図59に本発明に係 る実施の形態5として、ゲート電極に与えられる電圧が 比較的高いMOSトランジスタHIで構成される高電圧 回路部HPと、ゲート電極に与えられる電圧が比較的低 いMOSトランジスタし」で構成される低電圧回路部し Pの製造工程を示す。

【0376】図59において、MOSトランジスタHL 降圧回路は $5 \, \mathsf{V}$ (ボルト)の信号を 3 、 $3 \, \mathsf{V}$ に降圧して -50 もよび L 上は、同一の半導体基板 $1 \, \mathsf{U} \, \mathsf{U}$ 1上に形成され

たウエル層 1002内に形成されている。ウエル層 1002はウエル層 1002内に形成されたチャネルカット層 1003と、LOCOS層 1004とで素子間分離されている。そして、チャネルカット層 1003とLOCOS層 1004とで素子間分離された領域内には、チャネルドープ層 1005が形成されている。」

【0377】また、半導体基板 1001の主面上には酸化膜 1006が形成され、酸化膜 1006の上部にはポリシリコン層 1007が形成されている。なお、酸化膜 1006の厚みは、MOSトランジスタ L1のゲート電極に与えられる電圧に適した厚さとなっている。そして、高電圧回路部 HPのポリシリコン層 1007上を覆うように、レジストマスク R10が形成されている。

【0378】ここで、図60に低電圧回路部 L P の部分 斜視図を示す。図60において、D-D 線による断面 図が図59の低電圧回路部 L P に対応する。なお、図60に示す、ポリシリコン層 1007の両側面外側のウェル層 1002内には、後の工程でソースードレイン領域 が形成されることになる。

【0380】このように、MOSトランジスタL1上のポリシリコン層1007に不純物のイオン注入を行うことで形成されるゲート電極は、MOSトランジスタL1の動作時においても、ゲート電極内に空乏層が形成されることが防止され、酸化膜が実効的に厚くなることはない。

【0381】一方、MOSトランジスタH1上のポリシリコン層1007には、不純物イオンは注入されないので、MOSトランジスタH1の動作時において、ゲート電極内に広い範囲で空乏層が形成されることになり、酸化膜が実効的に厚くなる。従って、酸化膜1006の厚みが、MOSトランジスタH1のゲート電極に与えられる電圧に適した厚さではない場合でも、酸化膜が絶縁破壊されることは防止される。

【0382】<5-3.特徴的作用効果>このように、ゲート電極に与えられる電圧が比較的高いMOSトランジスタHIで構成される高電圧回路部HPと、ゲート電極に与えられる電圧が比較的低いMOSトランジスタLIで構成される低電圧回路部LPが存在する場合あっても、酸化膜はMOSトランジスタLIに適するように形成すれば良く、酸化膜を作り分ける場合に比べて製造工 50

程を簡略化できる。

【0383】なお、上記の説明では、MOSトランジスタHI上のポリシリコン層1007には、不純物イオンを注入しない例を示したが、先に説明した実施の形態1~4と同様に、MOSトランジスタH1上のポリシリコン層1007に不純物イオンを注入した構成あっても良い。

70

【0384】すなわち、図59に示した工程の後に、図61に示す工程を行って、MOSトランジスタHI上のポリシリコン層1007に不純物イオンを注入しても良い。図61において、低電圧回路部LPのポリシリコン層1007上を覆うように、レジストマスクR11が形成されている。そして、上部から不純物のイオン注入を行うと、高電圧回路部HPのポリシリコン層1007には不純物が注入されることになる。ここで、不純物としては、MOSトランジスタH1をNチャネル型とする場合には、例えばリン(P)イオンを、30keVで5×10¹⁴/cm²のドーズ量となるように注入する。また、MOSトランジスタH1をPチャネル型とする場合には、例えばボロン(B)イオンを、10keVで5×10¹⁴/cm²のドーズ量となるように注入する。

【0385】このように、高電圧回路部HPのポリシリコン層1007にも不純物を注入することで、MOSトランジスタH1の動作時において、ゲート電極内に形成される空乏層の範囲を、不純物濃度に応じて調整することができ、酸化膜の実効的な厚みを調整できる。

【0386】<5-4.変形例1>以上説明した本発明に係る実施の形態5においては、高電圧回路部HPのMOSトランジスタH1上のポリシリコン層1007に直接に不純物イオンを注入する例を示したが、以下に説明する方法によって不純物イオンを導入しても良い。

【0387】図62に高電圧回路部HPの主要部を示す。なお、図62においては、チャネルカット層1003およびチャネルドープ層1005は省略されている。 【0388】図62において、LOCOS層1004に挟まれた活性領域ALのポリシリコン層1007上にレジストマスクR12が形成されている。

【0389】そして、この状態において、レジストマスクR12で覆われないポリシリコン1007の上部から不純物イオンを注入する。ここで、不純物イオンの注入位置は、図62に示すように活性領域ALの端縁部から距離 a だけ離れた位置である。

【0390】この工程の後、例えば、850 \mathbb{C} 、30 分間のアニールを行うと注入された不純物が、ポリシリコン 100 7 中において矢印で示す方向に拡散し、活性領域 A L 上のポリシリコン 100 7 内に不純物が導入されることになる。

【0391】なお、活性領域AL上のポリシリコン10 07内の不純物濃度は、アニール条件や、距離 a を適宜 選ぶことによって決定することができる。すなわち、距 離 a を短くすれば、不純物濃度は高くでき、距離 a を長くすれば、不純物濃度を低くできる。ここで、距離 a の一例としては、 $1 \mu m$ 程度である。

【0392】このように、活性領域AL上のポリシリコン1007内に熱拡散により不純物を導入することで、直接に不純物イオンを注入する場合に比べて、不純物濃度を微妙に調整することができる。

【0393】<5-5.変形例2>以上説明した本発明に係る実施の形態5においては、高電圧回路部HPのMOSトランジスタHI上の活性層上のポリシリコン層1007の全域(LOCOS層1004上も含む)に不純物イオンを注入する例を示したが、以下に説明するように、ポリシリコン層1007の中央部に部分的に不純物イオンを注入するようにしても良い。

【0394】図63に高電圧回路部HPの主要部を示す。なお、図63においては、チャネルカット層1003およびチャネルドープ層1005は省略されている。 【0395】図61において、LOCOS層1004に挟まれた活性領域ALの中央部のポリシリコン層1007上が開口部となるようにレジストマスクR13が形成 20されている。

【0396】そして、この状態において、レジストマスクR13で覆われないポリシリコン1007の上部から不純物イオンを注入することで、活性領域ALの中央部のポリシリコン層1007内に不純物が注入されることになる。

【0397】この工程の後、例えば、850 \mathbb{C} 、30 分間のアニールを行うと注入された不純物が、ポリシリコン1007 中において矢印で示す方向に拡散し、活性領域 AL の端縁部上のポリシリコン1007 内にも不純物が導入されることになる。

【0398】このとき、活性領域ALの中央部のポリシリコン層1007内には比較的高濃度の不純物層が形成され、活性領域ALの端縁部上のポリシリコン1007内には比較的低濃度の不純物層が形成されることになる。

【0399】従って、MOSトランジスタH1の動作時には、活性領域ALの中央部のポリシリコン層1007内においては空乏層の形成範囲が小さくなり、実効的な酸化膜の厚さは厚くならないが、活性領域ALの端縁部上のポリシリコン1007内においては空乏層の形成範囲が大きくなり、実効的な酸化膜の厚さは厚くなって、部分的にしきい値が高くなる。

【① 4 0 0】このような構成を採ることによる利点は、 バルクシリコン基板上に形成するMOSトランジスタに おいては少ないが、SOI(silicon on insulator)基 板上に形成するMOSトランジスタにおいては、活性領域ALの端縁部の構造に起因するしきい値低下の問題を 解消できる。

【0401】図64に、SOI (silicon on insulato

r) 基板上に形成したMOSトランジスタを示す。SOI基板1010は、シリコン基板1013、シリコン基板1013、シリコン基板1013、シリコン基板1013上に形成された場合は関1012と埋め込み絶縁膜1012上に形成されたSOI層1011とで構成され、SOI層1011上にMOSトランジスタ等を形成するものである。そして、SOI層1011は厚みが薄く形成されている。特に、図64のE-E、線で示す部分のように、活性領域ALの端縁部ではSOI層1011は極めて薄く、この部分におけるMOSトランジスタのしきい値は、他の部分(F-F、線で示す部分)に比べて低下し、MOSトランジスタ全体のしきい値が低下するという問題があった。

72

【0402】しかし、本願発明によれば、活性領域 ALの端縁部上のポリシリコン1007内において空乏層の形成範囲が大きくなり、実効的な酸化膜の厚さが厚くなって、部分的にしきい値を高くすることができるので、この問題を解消することができる。

【0403】<5-6.変形例3>本発明に係る実施の 形態5においては、低電圧回路LPおよび高電圧回路部 HPのMOSトランジスタH1上に1層のポリシリコン 層1007を形成し、そこに不純物イオンを注入する例 を示したが、以下に説明するようにポリシリコン層を2 層構造としても良い。

【0404】図65に、低電圧回路LPおよび高電圧回路部HPの主要部を示す。なお、図63においては、チャネルカット層1003およびチャネルドープ層1005は省略されている。

【0405】図65において、低電圧回路LPおよび高電圧回路部HPの酸化膜1006の上部にはノンドープ30 ポリシリコン層1020、ドープトポリシリコン層1021が順に形成されている。そして、高電圧回路部HPのドープトポリシリコン層1021の上部にはレジストマスクR14が形成されている。

【0406】この状態において、レジストマスクR14で覆われないドープトポリシリコン層1021の上部から不純物イオンを注入することで、低電圧回路LPのノンドープポリシリコン層1020にさらに不純物を導入する

【0407】この結果、低電圧回路 L P の M O S トランジスタ L 1 の動作時には、ゲート電極には空乏層はほとんど形成されなくなる。なお、不純物としては、M O S トランジスタ H 1 を N チャネル型とする場合には、例えばリン (P) イオンを、30 ke Vで 5×10^{15} /c m 2 のドーズ量となるように注入する。また、M O S トランジスタ H 1 を P チャネル型とする場合には、例えばボロン (B) イオンを、10 ke Vで 5×10^{15} /c m 2 のドーズ量となるように注入する。

【0408】一方、高電圧回路HPのMOSトランジスタHIにおいては、ドープトポリシリコン層IO2Iか 50 らノンドープポリシリコン層IO2Oに不純物が自然に 拡散し、不純物濃度が低下して、MOSトランジスタH 1の動作時には、ゲート電極に空乏層が形成されること になる。

【0409】なお、ノンドープポリシリコン層1020 およびドープトポリシリコン層1021の形成順序は逆 であっても良い。

【0410】この場合には、ドープトポリシリコン層1 021からノンドープポリシリコン層1020への不純 物の拡散が下から上に行われるため、若干拡散しにくく なるが、この性質を利用して空乏層の形成範囲を調整す ることができる。

【0411】また、ドープトポリシリコン層1021か らノンドープポリシリコン層1020への不純物の拡散 を抑制して拡散量を調整するために、ドープトポリシリ コン層1021とノンドープポリシリコン層1020と の間に、薄いSiN膜、あるいは、薄いSiOz膜、あ るいは薄いTiN膜などの拡散抑制膜を形成しても良

【0412】これらの膜は、CVD法あるいはスパッタ 法により形成することができ、その厚さは50オングス 20 トローム程度である。

【0413】この程度の膜厚であれば、電子はトンネル 現象で通過することができ、ドープトポリシリコン層 1 021とノンドープポリシリコン層1020との導通が 断たれることはない。

【0414】以上説明した本発明に係る実施の形態5お よびその変形例においては、基本的にバルクシリコン基 板に形成される半導体装置を例として説明したが、変形 例2において図62に示したようなSOI基板に形成さ れる半導体装置に適用しても良いことは言うまでもな

【0415】また、実施の形態5の変形例1~3におい ては、高電圧回路部HPへの適用を例として説明した が、低電圧回路部LPに適用しても良いことは言うまで もない。

[0416]

【発明の効果】本発明に係る請求項1記載の半導体装置 によれば、第1~第3の制御電極のうち少なくとも1つ は、その内部に、深さ方向に濃度分布を有する第2導電 型の不純物層を有するので、特性(例えば、要求スペッ ク)の異なる第1~第3の種類のトランジスタに対し て、例えば制御電極の不純物濃度をそれぞれ変えること でゲート酸化膜の実効的な厚みを変えてしきい値を設定 することができる。また、制御電極の不純物濃度を変え ることでゲート酸化膜の実効的な厚みを変えることがで きるので、耐電圧の異なるトランジスタのゲート酸化膜 の厚さを、それぞれ異なった厚さに形成する必要がなく

【0417】本発明に係る請求項2記載の半導体装置に

の異なる第1~第3の不純物層を備え、第1~第3のゲ ート酸化膜が同じ厚さを行し、第1~第3のチャネルド ープ層が同じ不純物濃度を有しているので、例えば、D RAMにおいて、第1の種類のトランジスタをセンスア ンプ回路に、第2の種類のトランジスタを周辺回路、第 3の種類のトランジスタをメモリセルアレイに適用すれ ば、制御電極の不純物濃度をそれぞれ変えることでゲー ト酸化膜の実効的な厚みを変えてしきい値を設定するこ とができる。従って、従来のようにチャネルドープ層の 不純物濃度をトランジスタの特性に合わせて変える必要 がなく、拡散層からの漏れ電流(拡散層リーク)を最小 限に抑制できる濃度に固定することができる。従って、 チャネルドープ層の不純物濃度は拡散層リークを最小に するように設定し、しきい値は制御電極の不純物濃度に より設定することで、しきい値と拡散層リークとのトレ ードオフ関係を打開(ブレークスルー)することがで き、回路設計の制約を解消することができる。また、制 御電極の不純物濃度をそれぞれ変えることは、半導体基 板内に形成されたチャネルドープ層の不純物濃度を変え る場合に比べて、他の構成に及ぼす影響が少なくて済 む。すなわち、半導体基板内にイオンを注入する場合、 特に高ドーズの注入を行う場合には、半導体基板の結晶 性を劣化させる要因となる。しかし、本発明では最外層 に位置する制御電極にイオンを注入するので、上記のよ うな問題は発生しない。

74

【0418】本発明に係る請求項3記載の半導体装置に よれば、第1および第2のゲート酸化膜が同じ第1の厚 さを有し、第3のゲート酸化膜が第1の厚さよりも薄い 第2の厚さを有し、第1~第3のチャネルドープ層が同 じ不純物濃度を有しているので、例えば、フラッシュメ モリにおいて、第1の種類のトランジスタを高耐圧を要 求される回路に、第2の種類のトランジスタを周辺回路 に、第3の種類のトランジスタをメモリセルアレイに適 用すれば、制御電極の不純物濃度をそれぞれ変えること でゲート酸化膜の実効的な厚みを変える構成となってい る。従って、耐電圧の異なるトランジスタのゲート酸化 膜の厚さを、それぞれ異なった厚さに形成する必要がな くなる。また、ゲート酸化膜の実効的な厚みを変えるこ とで、しきい値を設定することができるので、チャネル ドープ層の不純物濃度をトランジスタの特性に合わせて 変える必要がなく、拡散層からの漏れ電流(拡散層リー ク)を最小限に抑制できる濃度に固定することができ る。従って、チャネルドープ層の不純物濃度は拡散層リ ークを最小にするように設定し、耐電圧特性やしきい値 は制御電極の不純物濃度により調整することで、耐電圧 についての要求を満足するとともに、しきい値と拡散層 リークとのトレードオフ関係を打開 (ブレークスルー) することができ、回路設計の制約を解消することができ る。また、厚さの異なるゲート酸化膜を形成する場合で よれば、第1~第3の制御電極が、それぞれ不純物濃度 50 も、ゲート酸化膜の実効的な厚みを変えることで、ゲー

ト酸化膜の種類を削減することができる。従って、ゲート酸化膜の製造工程を簡略化できるとともに、信頼性に優れ、膜厚の制御性が良好なゲート酸化膜を得ることができる。

【0419】本発明に係る請求項4記載の半導体装置に よれば、第1および第2の制御電極が、不純物濃度が同 じ第1および第2の不純物層を備え、第3の制御電極 が、第1および第2の不純物層よりも低い濃度の第3の 不純物層を備え、第1~第3のゲート酸化膜が同じ厚さ を有しているので、例えば、LOGIC in DRA Mにおいて、第1の種類のトランジスタをロジック回路 に、第2の種類のトランジスタをセンスアンプ回路に、 第3の種類のトランジスタをメモリセルアレイに適用す れば、不純物濃度の低いメモリセルアレイでは、制御電 極内に広い範囲で空乏層が形成され、酸化膜厚が実効的 に厚くなって、しきい値を高くできる。このように、第 1~第3のチャネルドープ層の不純物濃度は拡散層リー クを最小にするように設定し、しきい値は第1~第3の 制御電極の不純物濃度により設定することで、しきい値 と拡散層リークとのトレードオフ関係を打開(ブレーク スルー) することができ、回路設計の制約を解消するこ とができる。

【0420】本発明に係る請求項5記載の半導体装置に よれば、第1および第2のゲート酸化膜が同じ第1の厚 さを有し、第3のゲート酸化膜が第1の厚さよりも厚い 第3の厚さを有し、第1~第3のチャネルドープ層が同 じ不純物濃度を有しているので、例えば、LOGIC in FLASHにおいて、第1の種類のトランジスタ をロジック回路に、第2の種類のトランジスタを高耐圧 を要求される回路に、第3の種類のトランジスタをメモ リセルアレイに適用すれば、不純物濃度の低い高耐圧を 要求される回路では、ゲート電極内に広い範囲で空乏層 が形成され、酸化膜厚が実効的に厚くなって、しきい値 を高くできる。このように、第1~第3のチャネルドー プ層の不純物濃度は拡散層リークを最小にするように設 定し、しきい値は第1~第3の制御電極の不純物濃度に より設定することで、しきい値と拡散層リークとのトレ ードオフ関係を打開(ブレークスルー)することがで き、回路設計の制約を解消することができる。

【0421】本発明に係る請求項6記載の半導体装置の 製造方法によれば、請求項1記載の半導体装置を製造す るのに適した製造方法を得ることができる。

【 0 4 2 2 】本発明に係る請求項7 記載の半導体装置の 製造方法によれば、請求項2 記載の半導体装置を製造す るのに適した製造方法を得ることができる。

【0423】本発明に係る請求項8記載の半導体装置の 製造方法によれば、請求項2記載の半導体装置を製造す るのに適した製造方法を得ることができるとともに、不 純物を注入した第2~第4の導電層を形成する前にパタ ーニングを行うので、パターニング工程が容易となり、 製造工程を短縮できる。

【0121】本発明に係る請求項9ないし請求項11記載の半導体装置の製造方法によれば、それぞれ、請求項3ないし5記載の半導体装置を製造するのに適した製造方法を得ることができる。

76

【0425】本発明に係る請求項12記載の半導体装置の製造方法によれば、第1および第2の領域のうち、少なくとも第1の領域上の導電層にソース・ドレイン層と同じ導電型の不純物を導入することにより、第1および第2の種類のトランジスタに対して、制御電極の不純物濃度をそれぞれ変えることでゲート酸化膜の実効的な厚みを変えてしきい値を設定することが可能な半導体装置を得ることができ、第1および第2の種類のトランジスタの制御電極に与えられる電圧がそれぞれ異なる場合であっても、酸化膜の厚さを変える必要がなく、酸化膜を作り分ける場合に比べて製造工程を簡略化できる。

【0426】本発明に係る請求項13記載の半導体装置の製造方法によれば、第1および第2の領域のうち、少なくとも第1の領域上の導電層内に、間接的に熱拡散によって不純物を導入するので、直接に不純物イオンを注入する場合に比べて、不純物濃度を微妙に調整することができる。

【0427】本発明に係る請求項14記載の半導体装置の製造方法によれば、少なくとも第1の領域上の導電層内に、平面方向中央部では濃度が高く、端縁部に近づくにつれて濃度が低くなるように不純物を導入するので、導電層端縁部内においては空乏層の形成範囲が大きくなり、実効的な酸化膜の厚さが厚くなって、部分的にしきい値を高くすることができ、例えば、半導体基板としてSOI基板を使用する場合、端縁部の構造に起因するしきい値低下の問題を解消できる。

【0428】本発明に係る請求項15記載の半導体装置の製造方法によれば、少なくとも第1の領域上の第1および第2の導電層において、第1の導電層から第2の導電層に不純物を自然拡散させることで、不純物を分布させるので、直接に不純物イオンを注入する場合に比べて、不純物濃度を微妙に調整することができる。

【0429】本発明に係る請求項16記載の半導体装置の製造方法によれば、第1の導電層と第2の導電層との間に、不純物の拡散量を抑制する拡散抑制膜を形成するので、不純物の拡散を抑制して拡散量を調整することができる。

【図面の簡単な説明】

【図1】 ゲート電極中の不純物の作用を説明する図である。

【図2】 ゲート電極中の不純物分布を説明する図である。

【図3】 ゲート電極中の不純物の作用を説明する図である。

50 【図4】 ゲート電極中の不純物分布を説明する図であ

る。

- 【図5】 ゲート電極中の不純物の作用を説明する図で ある。
- 【図6】 ゲート電極中の不純物の作用を説明する図で ある。
- 【図7】 本発明に係る実施の形態1の構成を示す断面 図である。
- 【図8】 本発明に係る実施の形態1の不純物分布を説 明する図である。
- 【図9】 本発明に係る実施の形態1のゲート酸化膜の 10 厚みを説明する図である。
- 【図10】 本発明に係る実施の形態1の製造工程を示 す図である。
- 【図11】 本発明に係る実施の形態1の製造工程を示 す図である。
- 【図12】 本発明に係る実施の形態1の製造工程を示 す図である。
- 【図13】 本発明に係る実施の形態1の製造工程を示 す図である。
- 【図14】 本発明に係る実施の形態1の製造工程を示 20 す図である。
- 【図15】 本発明に係る実施の形態1の製造工程を示 す図である。
- 【図16】 本発明に係る実施の形態2の構成を示す断 面図である。
- 【図17】 本発明に係る実施の形態2の不純物分布を 説明する図である。
- 【図18】 本発明に係る実施の形態2のゲート酸化膜 の厚みを説明する図である。
- 【図19】 本発明に係る実施の形態2の製造工程を示 30 す図である。
- 【図20】 本発明に係る実施の形態2の製造工程を示 す図である。
- 【図21】 本発明に係る実施の形態2の製造工程を示 す図である。
- 【図22】 本発明に係る実施の形態2の製造工程を示 す図である。
- 【図23】 本発明に係る実施の形態2の製造工程を示 す図である。
- 【図24】 本発明に係る実施の形態2の製造工程を示 40 す図である。
- 【図25】 本発明に係る実施の形態2の製造工程を示 す図である。
- 【図26】 本発明に係る実施の形態2の製造工程を示 す図である。
- 【図27】 本発明に係る実施の形態2の製造工程を示 す図である。
- 【図28】 本発明に係る実施の形態2の製造工程を示 す図である。
- 【図29】 本発明に係る実施の形態2の製造工程を示 50 【図54】 本発明に係る実施の形態4の製造工程を示

す図である。

【図30】 本発明に係る実施の形態2の製造工程を示 す図である。

78

- 【図31】 本発明に係る実施の形態2の製造工程を示 す図である。
- 【図32】 本発明に係る実施の形態2の製造工程を示 す図である。
- 【図33】 本発明に係る実施の形態3の構成を示す断 面図である。
- 【図34】 本発明に係る実施の形態3の不純物分布を 説明する図である。
 - 【図35】 本発明に係る実施の形態3のゲート酸化膜 の厚みを説明する図である。
 - 【図36】 本発明に係る実施の形態3の製造工程を示 す図である。
 - 【図37】 本発明に係る実施の形態3の製造工程を示 す図である。
 - 【図38】 本発明に係る実施の形態3の製造工程を示 す図である。
- 【図39】 本発明に係る実施の形態3の製造工程を示 す図である。
 - 【図40】 本発明に係る実施の形態3の製造工程を示 す図である。
 - 【図41】 本発明に係る実施の形態3の製造工程を示 す図である。
 - 【図42】 本発明に係る実施の形態4の構成を示す断 面図である。
 - 【図43】 本発明に係る実施の形態4の不純物分布を 説明する図である。
- 【図44】 本発明に係る実施の形態4のゲート酸化膜 の厚みを説明する図である。
 - 【図45】 本発明に係る実施の形態4の製造工程を示 す図である。
 - 【図46】 本発明に係る実施の形態4の製造工程を示 す図である。
 - 【図47】 本発明に係る実施の形態4の製造工程を示 す図である。
- 【図48】 本発明に係る実施の形態4の製造工程を示 す図である。
- 【図49】 本発明に係る実施の形態4の製造工程を示 す図である。
 - 【図50】 本発明に係る実施の形態4の製造工程を示 す図である。
 - 【図51】 本発明に係る実施の形態4の製造工程を示 す図である。
 - 【図52】 本発明に係る実施の形態4の製造工程を示 す図である。
 - 【図53】 本発明に係る実施の形態4の製造工程を示 す図である。

80

す図である。

【図55】 本発明に係る実施の形態4の製造工程を示 す図である。

【図56】 本発明に係る実施の形態4の製造工程を示 す図である。

【図57】 本発明に係る実施の形態4の製造工程を示 す図である。

【図58】 本発明に係る実施の形態5を説明する回路 図である。

【図59】 本発明に係る実施の形態5の製造工程を示 10 す図である。

【図60】 本発明に係る実施の形態5を説明するMO Sトランジスタの斜視図である。

【図61】 本発明に係る実施の形態5の製造工程を示 す図である。

【図62】 本発明に係る実施の形態5の製造工程の変 形例1を示す図である。

本発明に係る実施の形態5の製造工程の変 【図63】 形例2を示す図である。

本発明に係る実施の形態5の製造工程の変 20 【図64】 形例2の適用例を説明する図である。

【図65】 本発明に係る実施の形態5の製造工程の変 形例3を示す図である。

【図66】 従来のDRAMの全体構成を説明する図で ある。

【図67】 従来のDRAMの構成を説明する断面図で ある。

【図68】 従来のDRAMの不純物分布を説明する図 である。

【図69】 従来のDRAMの製造工程を示す図であ

【図70】 従来のDRAMの製造工程を示す図であ る。

【図71】 従来のDRAMの製造工程を示す図であ る。

【図72】 従来のDRAMの製造工程を示す図であ る。

【図73】 従来のDRAMの製造工程を示す図であ る。

【図74】 従来のDRAMの製造工程を示す図であ

【図75】 従来のフラッシュメモリの全体構成を説明 する図である。

【図76】 従来のフラッシュメモリの構成を説明する 断面図である。

【図77】 従来のフラッシュメモリのゲート酸化膜の 厚みを説明する図である。

【図78】 従来のフラッシュメモリの製造工程を示す 図である。

【図79】 従来のフラッシュメモリの製造工程を示す 50 【図104】 従来のLOGIC in DRAMの製

図である。

【図80】 従来のフラッシュメモリの製造工程を示す 図である。

[図81] 従来のフラッシュメモリの製造工程を示す 図である。

【図82】 従来のフラッシュメモリの製造工程を示す 図である。

【図83】 従来のフラッシュメモリの製造工程を示す 図である。

【図84】 従来のフラッシュメモリの製造工程を示す 図である。

【図85】 従来のフラッシュメモリの製造工程を示す 図である。

【図86】 従来のフラッシュメモリの製造工程を示す 図である。

【図87】 従来のフラッシュメモリの製造工程を示す 図である。

【図88】 従来のフラッシュメモリの製造工程を示す 図である。

【図89】 従来のフラッシュメモリの製造工程を示す 図である。

【図90】 従来のフラッシュメモリの製造工程を示す 図である。

【図91】 従来のフラッシュメモリの製造工程を示す 図である。

【図92】 従来のLOGIC in DRAMの全体 構成を説明する図である。

【図93】 従来のLOGIC in DRAMの構成 を説明する断面図である。

従来のLOGIC in DRAMの不純 30 【図94】 物分布を説明する図である。

【図95】 従来のLOGIC in DRAMのゲー ト酸化膜の厚みを説明する図である。

【図96】 従来のLOGIC in DRAMの製造 工程を示す図である。

【図97】 従来のLOGIC in DRAMの製造 工程を示す図である。

【図98】 従来のLOGIC in DRAMの製造 工程を示す図である。

40. 【図99】 従来のLOGIC in DRAMの製造 工程を示す図である。

【図100】 従来のLOGIC in DRAMの製 造工程を示す図である。

【図101】 従来のLOGIC in DRAMの製 造工程を示す図である。

【図102】 従来のLOGIC in DRAMの製 造工程を示す図である。

【図103】 従来のLOGIC in DRAMの製 造工程を示す図である。

造工程を示す図である。

【図105】 従来のLOGIC in FLASHの 全体構成を説明する図である。

【図106】 従来のLOGIC in FLASHの 構成を説明する断面図である。

【図107】 従来のLOGIC in FLASHの 不純物分布を説明する図である。

【図108】 従来のLOGIC in FLASHのゲート酸化膜の厚みを説明する図である。

【図109】 従来のLOGIC in FLASHの 10 製造工程を示す図である。

【図110】 従来のLOGIC in FLASHの製造工程を示す図である。

【図III】 従来のLOGIC in FLASHの 製造工程を示す図である。

【図112】 従来のLOGIC in FLASHの 製造工程を示す図である。

【図113】 従来のLOGIC in FLASHの 製造工程を示す図である。

【図114】 従来のLOGIC in FLASHの 20 製造工程を示す図である。

【図115】 従来のLOGIC in FLASHの

製造工程を示す図である。

【図 L 1 6 】 従来の L O G I C in F L A S H の 製造工程を示す図である。

82

【図II7】 従来のLOGIC in FLASHの 製造工程を示す図である。

【図118】 従来のLOGIC in FLASHの 製造工程を示す図である。

【図119】 従来のLOGIC in FLASHの 製造工程を示す図である。


【図120】 従来のLOGIC in FLASHの 製造工程を示す図である。


【図121】 従来のLOGIC in FLASHの 製造工程を示す図である。


【図122】 従来のLOGIC in FLASHの製造工程を示す図である。


【符号の説明】


42、280、550、790、1020 (ノンドープ)ポリシリコン層、42A~42C、280A~280C、550A、550B、771、790A、790B、1021 ドープトポリシリコン層、HP 高電圧回路部、LP低電圧回路部、1010 SOI基板、1011 SOI層。















280C:ドープトポリシリコン暦


280A:ドープトポリシリコン層




















【図90】 【図91】 R224 【図92】 [図93] 800 DRAM DRAM DRAM DRAM センスアンブ部 ロジック部 DRAMIS 【図94】 【図95】 不純物質皮 酸化膜质 おりSi 深さ (μm.) 【図97】 [図96]







【図117】




【図118】




【図119】




[図120]



【図121】



【図122】



フロントページの続き

HO1L 27/10

(51) Int. Cl. 6

識別記号

461

481

FI HOIL 29/78

371

21/8247

29/788

29/792

(72)発明者 前川 繁登

東京都千代田区丸の内二丁目2番3号 三

菱電機株式会社内